[实用新型]具有探针的前端总线测试装置及前端总线测试架构

说明书

技术领域

本实用新型涉及一种测试架构，特别涉及一种仿真特性阻抗以使测试更准确的测试架构。

背景技术

中央处理器(CPU)是一台计算机的核心部分，而其与外界的数据传输都是通过前端总线(FSB，Front Side Bus)来完成的。前端总线是将中央处理器连接到北桥芯片的总线，进而通过北桥芯片和内存、显卡等部件交换数据。前端总线是中央处理器和外界交换数据的最主要通道，因此前端总线的数据传输能力对计算机整体性能作用很大，如果没足够快的前端总线，再强的中央处理器也不能明显提高计算机整体速度。前端总线频率越大，代表着中央处理器与北桥芯片之间的数据传输能力越大，更能充分发挥出中央处理器的功能。现在的中央处理器技术发展很快，运算速度提高很快，而足够大的前端总线可以保障有足够的数据供给给中央处理器，较低的前端总线将无法供给足够的数据给中央处理器，这样就限制了中央处理器性能得发挥，成为系统瓶颈。因此，测试前端总线的工作状态是一项必不可少的工作。

请参见图1，一般在测试前端总线时需要进行内存控制中心(MCH)101至中央处理器103方向的前端总线信号完整性的测试，是以中央处理器103背板下的测量通孔Via点102为测量点，而实际的前端总线传输终点为中央处理器103的下垫板(die pad)104。故现行方式是直接从中央处理器103背板下的Via点102测试到的信号并非最终到达中央处理器103的前端总线信号，没有考虑到Via点102至中央处理器103内下垫板104之间的特性阻抗Z0，所以就不具有参考价值。而在Via点102测量出来的时钟(CLK)信号有很大的反射(请参见图2)，且单调性很差，故在测量其它如控制、地址及数据信号的建立，保持时间时会很不准确。(图中Z为传输线特征阻抗，Z0为中央处理器403的背板到中央处理器403的下垫板间的特性阻抗)

台湾专利号为TWI258587的发明专利揭示了一种可使用针床进行功能测试之待测电路板。待测电路板上包括一处理中心、一内存及多个测试键。其中内存内部写入至少一组诊断码，处理中心是依据透过测试键输入的测试电信号，执行诊断码，并将执行结果透过测试键输出至针床，以供判断待测电路板的功能是否正常。

另外，专利号为TWI258587的发明专利又揭示一种多功能印刷电路板测试装置300，用以测试一待测电路板301是否正常，其结构如图3所示，包括：一治具303，包括多个可上下移动的探针，分别对准待测电路板301上的测试点；一控制电路305，电连接治具以控制探针的移动；一计算机装置307，透过排线电连接至控制电路305，以输入控制信号控制探针的移动，并透过该探针输入一测试电信号至待测电路板301；一诊断码，写入待测电路板301的内存内，当进行测试时，待测电路板301是依据测试电信号以执行诊断码，并将执行结果输出至计算机装置，以显示待测电路板的功能是否正常。

上述专利号为TWI258587的发明专利利用一具有探针的治具，来分别连接及对准待测电路板上的测试点，以测量待测电路板的功能是否正常。但其并不能解决测试前端总线信号完整性时阻抗不匹配的问题。并且公知的在测试前端总线信号完整性时需在中央处理器背板下焊接引出线，但中央处理器背板下的走线和接触点密度非常大，给人工焊接带来很大的挑战，极易造成短接。另外，人工自制的引出线长短不一，会造成高数信号下失真更严重。

发明内容

本实用新型的目的是提供一种具有探针的前端总线测试装置，以解决测试前端总线信号完整性时阻抗不匹配的问题。

本实用新型的另一目的是提供一种前端总线测试架构，以解决测试前端总线信号完整性时阻抗不匹配的问题。

本实用新型提出一种具有探针的前端总线测试装置，连接至位于内存控制中心与中央处理器传输信号的路径上的且在中央处理器背板上的测量通孔，具有探针的前端总线测试装置又包括主体部件、多个探针以及阻抗仿真模块。多个探针设置于主体部件上，且其与中央处理器的背板上的测量通孔点接触。阻抗仿真模块设置于主体部件上，用以仿真从中央处理器背板的测量通孔到中央处理器的下垫板之间的特性阻抗。