[实用新型]基于转接层的多芯片堆叠式组装

说明书

技术领域

本实用新型涉及到集成电路芯片封装与电路组装技术。

技术背景

目前在电子电路封装领域所涉及到堆叠封装的最新技术均集中在硅片级的多硅片封装，即将多个硅片堆叠封装到一个传统的封装芯片内，从外形看与通常的集成电路芯片封装没有区别。这样的集成电路仍需要传统的印刷电路板(PCB-Printed Circuit Board)将其组成可应用的电子系统。本实用新型将电路封装成双面引出电极形式、通过转接层将集成电路堆叠组装到一起，实现无传统PCB的电路连接、无PCB的电子系统。使电子系统更趋微型化、集成化、更高的可靠性。

发明内容

本实用新型的目的是提供一种堆叠式双面电极封装与堆叠式多芯片组装的技术。

基于转接层的多芯片堆叠式组装通过下述技术方法予以实现(参照附图1～6)。封装芯片1的上、下端面分别设有上电极2和下电极3构成双面电极芯片(如图1、图2)；如果封装芯片1的上、下端面分别设有平面跨接连线4则构成中间转接层5。通过中间转接层5实现相邻两个双面电极芯片间各电极的任意跨接。封装芯片1侧面预留跨接电极6用于多芯片间联接和间隔跨芯片联接，构成堆叠式组装的集成电路。为使电极间能够良好的接触，上电极2设计为凸形电极，下电极3为凹形电极。根据需要封装芯片1和中间转接层5设计为圆柱体或矩形体。根据电路设计的需要，在中间转接层5的上、下端面设计成不同的跨接连线4，通过中间转接层5即可实现相邻两个堆叠式双面电极封装集成电路芯片各电极的任意跨接(如图3、图4)。在转接层5的侧面预留跨接电极6，以备芯片间跨芯片联接。上、下端面电极凹凸的形式不限，可设计为多样，达到可靠的连接即可。本实用新型上端面电极2设计为微球电极，下端面电极3设计为焊盘电极。在此仅以BGA(Ball Grid Array-球栅阵列)方式为例。在实际应用中堆叠式双面电极封装芯片1通过中间转接层5堆叠式串连组装到一起实现电路的联接(如图5、图6)。

附图说明

图1为本实用新型圆柱体封装芯片结构图。

图2为本实用新型矩形体封装芯片结构图。

图3为多芯片组装用的中间转接层结构图。

图4为矩形体多芯片组装用的中间转接层结构图。

图5为本实用新型圆柱体封装芯片串连排放组装示意图。

图6为矩形体封装芯片串连排放组装示意图。

图中的各芯片为正反布置，以清楚说明上、下端面的结构。

图中：封装芯片-1；封装芯片上电极-2；下电极-3；跨连接线-4；中间转接层-5；侧面跨接电极-6。

具体实施方式

以下通过具体实施方式对本实用新型做进一步的说明。本实用新型无论是双面封装芯片1或中间转接层5都可为圆柱体或矩形体。以图5、图6为例，由三个双面封装芯片和一个中间转接层构成堆叠式多芯片组装的电子系统。中间一个双面封装芯片是具有8031内核的处理器，它的体积为Φ5×4mm，上下端面的电极是一一对应的，为16个可编程IO口、一路复位端、一路计数与定时端，以及电源V和电源地GND。利用三个侧面跨接电极6和中间转接层5(转接层的体积为Φ5×0.5mm)将外部电源和地线引入到各堆叠式双面封装芯片中。三个堆叠式双面封装芯片中的另外两个分别是前端的数据采集模块(它的体积为Φ5×6mm)和后端的控制模块(它的体积为Φ5×10mm)。封装芯片与封装芯片、封装芯片与转接层5均通过BGA工艺焊接到一起。由上述三个堆叠式双面封装芯片模块和一个中间转接层构成了一个体积小于Φ5×22mm具有8个A/D采集通道和数据处理及控制功能的无PCB微型电子系统。

本实用新型的有益效果在于通过一种新的双面电极封装方式和堆叠式电路组装方式，使无PCB的电子系统成为可能。