[实用新型]一种静电放电保护电路无效

专利信息
申请号: 200720097114.8 申请日: 2007-08-20
公开(公告)号: CN201146186Y 公开(公告)日: 2008-11-05
发明(设计)人: 戴宇杰;张小兴;吕英杰;黄维海;王洪来 申请(专利权)人: 天津南大强芯半导体芯片设计有限公司
主分类号: H01L23/60 分类号: H01L23/60
代理公司: 国嘉律师事务所 代理人: 王里歌
地址: 300457天津市开*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 静电 放电 保护 电路
【权利要求书】:

1、一种静电放电保护电路,包括待保护的I/O端子,其特征在于它包括电源静电放电总线端子和静电放电保护组件;其中所说的静电放电保护组件包括晶体管,其一端连接电源静电放电总线端子,另一端连接待保护的I/O端子。

2、根据权利要求1中所述的一种静电放电保护电路,其特征在于所说的静电放电保护组件包括二极管和电阻。

3、根据权利要求1中所述的一种静电放电保护电路,其特征在于所说的待保护的I/O端子是正电源端子、接地电源端子、混合式电压电源端子和中间电平的输入输出端子中的至少一种。

4、根据权利要求1中所述的一种静电放电保护电路,其特征在于所说的电源静电放电总线端子是正电源端子、接地电源端子和混合式电压电源端子中的至少一种。

5、根据权利要求1中所述的一种静电放电保护电路,其特征在于所说的电源静电放电总线端子是正电源端子,待保护的I/O端子是接地电源端子,晶体管是2个低压N型半导体;其中所说的2个低压N型半导体相互串联,且每一个低压N型半导体都采用二极管连接方式;所说的一个低压N型半导体的漏极连接正电源端子,另一个低压N型半导体的源极连接地电源端子。

6、根据权利要求1中所述的一种静电放电保护电路,其特征在于述所说的电源静电放电总线端子是混合式电压电源端子,待保护的I/O端子是接地电源端子,晶体管是一个高压P型半导体;所说的高压P型半导体的栅极和衬底都连接最高电位,即正电源端子,高压P型半导体的源极连接地电源端子,漏极连接混合式电压电源端子。

7、根据权利要求1中所述的一种静电放电保护电路,其特征在于所说的电源静电放电总线端子是正电源端子,待保护的I/O端子是混合式电压电源端子,静电放电保护组件是三组高压NMOS管和电阻的组合;所说的每一组高压NMOS管和电阻相互串联连接,三组之间采用并联方式连接,且三个高压NMOS管的栅极和源极连接,并与混合式电压电源端子连接,高压NMOS管的漏极和电阻串联,电阻的另一端与正电源端子相连。

8、根据权利要求2或7中所述的一种静电放电保护电路,其特征在于所说的静电放电保护组件中的电阻是小阻值的Poly电阻,其阻值为60~150欧姆。

9、根据权利要求1中所述的一种静电放电保护电路,其特征在于所说的电源静电放电总线端子是正电源端子,待保护的I/O端子是中间电平的输入输出端子,静电放电保护组件是2个低压N型半导体和二极管;其中所说得二极管把中间电平输入输出端子与正电源端子相连,二极管PN结的P端与中间电平输入输出端子相连,二极管PN结的N端和正电源端子相连;所说的2个低压N型半导体的连接方式为二极管连接方式,且两者相互串联,将中间电平输入输出端子与接地电源端子连接;所说的一个低压N型半导体的漏极连接中间电平输入输出端子,另一个低压N型半导体的源极连接地电源端子。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津南大强芯半导体芯片设计有限公司,未经天津南大强芯半导体芯片设计有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200720097114.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top