[实用新型]任意波形低频信号源

权利要求书

1.任意波形低频信号源，它包括有单片机控制电路、低频滤波及放大电路；其特征在于它还包括有信号源电路；单片机控制电路的输出端接信号源电路的输入端，信号源电路的输出端接低通滤波及放大电路的输入端，低通滤波及放大电路的输出端接本信号源的信号输出端；所述的信号源电路由用小规模集成电路搭建的直接数字合成用相位累加器、D/A转换器、8位三态数据缓冲器、参考时钟电路、通道选择器组成；所述的直接数字合成用相位累加器由频率控制字锁存器、12位地址加法器、12位地址锁存器、波形存储器、波形数据锁存器组成，频率控制字锁存器的输入端通过数据总线接单片机控制电路中的单片机的P0口，频率控制字锁存器的输出端接12位地址加法器的输入端，12位地址加法器的输出端接12位地址锁存器的输入端，12位地址锁存器的一路输出接12位地址加法器的输入端，其另一路输出接波形存储器的一路输入端，波形存储器的另一路输入端经8位三态数据缓冲器接单片机控制电路中的单片机的P0口，波形存储器的一路输出接12位地址加法器的输入端，其另一路输出接波形数据锁存器的输入端，波形数据锁存器的输出端接D/A转换器的输入端；D/A转换器的输出端接低通滤波及放大电路中的跟随器的输入端；参考时钟电路的一路输入端接单片机控制电路中的振荡、分频及定时计数器电路的输出端，参考时钟电路的输出端分别接12位地址锁存器、波形数据锁存器、D/A转换器的时钟端，参考时钟电路的输出端接波形存储器的片选端；通道选择器的输入端接单片机控制电路中的单片机的P0口，通道选择器的一路输出接参考时钟电路的输入端，其另一路输出接低通滤波及放大电路中的8选1模拟选择器的输入端。

2.根据权利要求1所述的任意波形低频信号源，其特征在于频率控制字锁存器由集成块U15组成，集成块U15的输入端3脚、4脚、7脚、8脚、13脚、14脚、17脚、18脚分别接单片机控制电路中的单片机U1的39-32脚，集成块U15的11脚接单片机控制电路中的单片机U1的16脚，集成块U15的1脚接单片机U1的27脚。

3.根据权利要求2所述的任意波形低频信号源，其特征在于所述的12位地址加法器由集成块U9-U11组成，集成块U9的输入端6脚、2脚、15脚、11脚分别接集成块U15的输出端2脚、5脚、6脚、9脚，集成块U9的进位端9脚接集成块U10的7脚，集成块U9的7脚接地；集成块U10的输入端6脚、2脚、15脚、11脚分别接集成块U15的输出端12脚、15脚、16脚、19脚，集成块U10的进位端9脚接集成块U11的7脚；集成块U11的6脚、2脚、15脚、11脚分别接地，集成块U11的进位端9脚为空脚。

4.根据权利要求3所述的任意波形低频信号源，其特征在于所述的12位地址锁存器由集成块U12-U13组成；集成块U12的输入端3脚、4脚、6脚、11脚分别接集成块U9输出端4脚、1脚、13脚、10脚，集成块U12的输入端13脚、14脚分别接集成块U10的输出端4脚、1脚；集成块U18的输出端2脚、5脚、7脚、10脚分别接集成块U9的输入端5脚、13脚、14脚、12脚，集成块U12的输出端12脚、15脚分别接集成块U10的输入端5脚、3脚，集成块U12的1脚接单片机U1的4脚；集成块U13的输入端3脚、4脚分别接集成块U10的输出端13脚、10脚，集成块U13的输入端6脚、11脚、13脚、14脚分别接集成块U11的输出端4脚、1脚、13脚、10脚，集成块U13的输出端2脚、5脚分别接集成块U10的输入端14脚、12脚，集成块U13的输出端7脚、10脚、12脚、15脚分别接集成块U11的输入端5脚、3脚、14脚、12脚；集成块U13的1脚接单片机U1的4脚。