[实用新型]数据写入存储器的装置

说明书

技术领域

本实用新型相关于一种数据写入存储器的装置，尤指一种用于DMB-TH系统中，将数据写入SDRAM的装置。

背景技术

SDRAM中的存储空间通常会分成四个Bank，分别为Bank0、Bank1、Bank2和Bank3，在使用SDRAM记录数据时，连续的数据会被分别储存在四个Bank中，如图1所示，图1显示SDRAM的内部记录结构，SDRAM1的内部分成Bank0～Bank3四个存储阵列，其中每一个存储阵列皆包括多个存储单元，在传统上使用SDRAM存储数据的时候，通常会直接将数据依据Bank0～Bank3的顺序依序写入，当Bank0存储阵列写满之后，才写入Bank1存储阵列，依照这样的顺序将数据完全写入SDRAM中。

但是根据SDRAM的特性，依序将数据从Bank0依序写入至Bank3需要使用大量的buffer，以负荷在读取以及写入时大量数据的暂存，如此一来不但增加了硬件的负担，并且会使读取写入的效率不高，因此如何将数据更有效率的写入SDRAM成为重要的课题。

实用新型内容

本实用新型提供一种数据写入存储器的装置，其中该存储器包括多个存储单元，该多个存储单元排列成多个横列和多个纵列，该数据被分成多个片段，该装置包括：一控制装置，连接至该存储器，将该多个片段依序写入第一横列的该多个存储单元、第二横列的该多个存储单元并以此类推，直到完成所有该多个片段写入该存储器的动作。

本实用新型所述的数据写入存储器的装置，其中该存储器包括四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元。

本实用新型所述的数据写入存储器的装置，该装置用于DMB-TH系统中。

本实用新型所述的数据写入存储器的装置，不但能加快数据被写入SDRAM的速度，提升效率之外，也能有效的节省暂存装置的使用，以节省成本，达到改善数据写入SDRAM功效的目的。

附图说明

图1显示SDRAM的内部记录结构；

图2显示本实用新型较佳实施例的数据写入存储器的装置。结构图；

图3显示本实用新型较佳实施例的存储器数据结构图；

图4显示本实用新型较佳实施例的将数据写入存储器的步骤方块图。

具体实施方式

请参阅图2，图2显示本实用新型较佳实施例的数据写入存储器的装置结构图，如图2所示，数据写入存储器的装置2包括第一缓冲装置21、第二缓冲装置22，控制装置23以及存储器24。第一缓冲装置21、第二缓冲装置22相互连接，并连接至控制装置23，用以读取数据并将数据暂存直到控制装置23处理，控制装置23连接至存储器24，用以将该数据分割成多个片段，并根据第一缓冲装置21、第二缓冲装置22暂存的数据顺序，依序将数据写入至存储器24之中。

请参考图3，图3显示本实用新型较佳实施例的存储器数据结构图，如图3所示，其中，存储器24包括四个存储阵列，分别为第一存储阵列Bank0、第二存储阵列Bank1、第三存储阵列Bank2及第四存储阵列Bank3，每个存储阵列分别包括十三个存储单元，因此总共有4×13＝52，五十二个存储单元，分别为Branch0～Branch51。其中Branch0为Bank0的第一个存储单元，Branch1为Bank1的第一个存储单元，Branch2为Bank2的第一个存储单元，Branch3为Bank4的第一个存储单元，接下来Branch4为Bank0的第二个存储单元并以此类推，因此第一个存储阵列Bank0包括存储单元Branch4X(0≤X＜13，X为正整数)；Bank1包括存储单元Branch4X+1；Bank2包括存储单元Branch4X+2；Bank3包括存储单元Branch4X+3；当控制装置23将数据写入存储器24中时，会将数据从Branch0、Branch1、Branch2、Branch3…Branch51等按照横列排序依序写入，也就是说，控制装置23会控制数据不会将Bank0写满后才写入Bank1，而是依照的Bank0→Bank1→Bank2→Bank3→Bank0…的横列顺序写入，每一个存储阵列一次仅写入一个存储单元的数据，以符合存储器的特性，加快读取以及写入的效率。