[发明专利]同步帧检错、纠错方法和装置

说明书

技术领域

本发明涉及通信内容的检错、纠错技术，具体涉及同步帧检错、纠 错方法和装置。

发明背景

在目前所应用的同步技术中，发送方要向接收方发送包含同步帧和 数据帧的超帧。图1是现有技术的超帧结构图，在图1中，发送方发射 的用于同步的每个同步帧信号包含两部分，第一部分为一个固定的m-bit 的固定同步序列(Sync)；第二部分为一个n-bit的递减索引号(Index)。 所述Index的递减方式通常为：上一帧的索引号为x，则下一帧索引号 为x-1；当Index递减到0时，后面紧跟的为数据帧。

接收方首先根据m-bit的Sync找到同步帧的帧头，然后判断当前的 Index值是否为0，如果为0，则把后面的内容解释为数据帧；否则，继 续接收帧结构中的内容，直到Index减为0时开始接收数据帧。

但是，目前还没有针对同步帧的检错、纠错等处理方案，因此对同 步帧的信号保护不够。在通信中，尤其是无线通信中，由于信道的快速 多变，误码是很普遍的现象；因此，如果n-bit的Index中任一比特发生 误码，都会导致接收方的同步错误。这将导致接收方对数据帧的起始位 置判断错误，进而错误地接收数据帧；这也会导致用户满意度的明显降 低。

发明内容

本发明实施例的一个目的在于提供一种同步帧的检错方法和装置， 以便检测来自发送端的同步帧的正确性，提高用户满意度。

本发明实施例的另一个目的在于提供一种同步帧的纠错方法和装 置，以对来自发送端的同步帧进行纠错，提高用户满意度。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例公开了一种同步帧检错方法，该方法包括：

接收端接收来自发送端的同步帧序列及发送端校验序列，所述发送 端校验序列是由发送端信息序列和生成多项式得到；发送端信息序列是 根据发送端同步帧序列的帧结构得到；

根据所述同步帧序列的帧结构，接收端得到与校验序列相关的接收 端信息序列，并根据所述接收端信息序列和所述生成多项式得到接收端 校验序列，

根据所述接收端校验序列和所述发送端校验序列确定同步帧传输的 正确性。

本发明实施例还公开了一种同步帧检错装置，该装置包括与校验序 列的比特数相同的乘法器、异或器和寄存器，以及与所有寄存器相连的 检错比较器；

其中，异或器与寄存器的连接方式为间隔串联，位于末端的寄存器 的输出端分别连接每一个乘法器，所述每一个乘法器的输出端一一对应 地与一个异或器的输入端相连；从位于头端的乘法器到位于末端的乘法 器中，分别保存有预先设置的生成多项式系数；位于末端的寄存器还将 得到的值反馈给相连的乘法器；所述每一个寄存器，用于将最终得到的 值作为接收端校验序列中相应的比特发送给检错比较器；

所述检错比较器，用于根据来自发送端的发送端校验序列与收到的 所述接收端校验序列确定同步帧传输的正确性。

本发明实施例还公开了一种同步帧纠错方法，该方法包括：

接收端接收来自发送端的同步帧序列及发送端校验序列，所述发送 端校验序列是由发送端信息序列和生成多项式得到发送端校验序列，发 送端信息序列是根据发送端同步帧序列的帧结构得到；

根据所述同步帧序列的帧结构，接收端得到与校验序列相关的接收 端信息序列，并根据所述接收端信息序列得到伴随序列，根据该伴随序 列得到错误样式；

根据该错误样式和所述接收端信息序列得到纠错结果。

本发明实施例还公开了一种同步帧纠错装置，该装置包括通过异或 器相连的用于存储发送端信息序列的寄存器，以及通过异或器相连的用 于存储伴随序列的寄存器，还包括与存储伴随序列的所述寄存器通过加 法器、纠错比较器相连的用于存储错误样式的寄存器，还包括与存储错 误样式的所述寄存器和存储发送端信息序列的寄存器相连的异或器；

其中，存储发送端信息序列的所述寄存器，用于将自身存储的发送 端信息序列发送给与存储伴随序列的寄存器相连的异或器，以生成伴随 序列；

存储伴随序列的所述寄存器，用于保存相连的异或器发来的伴随序 列，并将存储的伴随序列发送给加法器、纠错比较器，以生成错误样式；