[发明专利]半导体陶瓷、层叠型半导体陶瓷电容器、半导体陶瓷的制造方法、层叠型的半导体陶瓷电容器的制造方法

说明书

技术领域

本发明涉及半导体陶瓷、层叠型半导体陶瓷电容器、半导体陶瓷的制 造方法、层叠型的半导体陶瓷电容器的制造方法，更具体而言，涉及SrTiO3 类晶界绝缘型的半导体陶瓷、使用它的层叠型半导体陶瓷电容器、它们的 制造方法。

背景技术

伴随着近年的电子技术的发展，电子元件的小型化急速发展。而且， 在层叠半导体陶瓷电容器的领域中，小型化、大容量化的要求高涨，因此， 比介电常数高的陶瓷材料的开发和电介质陶瓷层的薄层化和多层化正在 进展。

例如，在专利文献1中，提出由一般式：{Ba_1-x-yCa_xRe_yO}_mTiO₂+α MgO+βMnO(Re是从Y、Gd、Tb、Ho、Er、Yb的组中选择的稀土类元 素、α、β，x和y分别是0.001≤α≤0.05，0.001≤β≤0.025，1.000＜m ≤1.035，0.02≤x≤0.15，0.001≤y≤0.06)表示的电介质陶瓷。

在专利文献1中描述使用所述电介质陶瓷的层叠陶瓷电容器，能取得 陶瓷层1层的厚度为2μm，有效电介质陶瓷层的总数为5，比介电常数 εr为1200～3000，介电损失为2.5％以下的层叠陶瓷电容器。

另一方面，专利文献1的层叠陶瓷电容器利用陶瓷自身的作为电介质 的作用，但是与它在原理上不同的半导体陶瓷电容器的研究和开发正在盛 行。

其中，SrTiO₃类晶界绝缘型的半导体陶瓷是，在还原气氛下把陶瓷成 形体煅烧(第一次煅烧)，把陶瓷成形体半导体化后，在陶瓷成形体涂敷 包含Bi₂O₃等的氧化剂，然后在氧化气氛下煅烧(第二次煅烧(再氧化))， 把晶界绝缘体化。虽然SrTiO₃自身的比介电常数εr约小到200，但是在 晶界取得静电电容，所以增大结晶粒径，减少晶界的个数，能增大表观相 对介电常数εr_APP。

例如，在专利文献2中，提案了晶粒的平均粒径为10μm以下，最大 粒径为20μm以下的、SrTiO₃类晶界绝缘型半导体磁坯件，是单层构造的 半导体陶瓷电容器。在晶粒的平均粒径为8μm时，表观相对介电常数ε r_APP为9000的半导体陶瓷坯件。

专利文献1：特开平11-302072号公报

专利文献2：专利第2689439号说明书

发明内容

可是，如果使用专利文献1的电介质陶瓷，推进陶瓷层的薄层化/多层 化，就有比介电常数εr下降，，静电电容的温度特性恶化，短路不良急剧 增加的问题。

因此，例如要取得具有100μF以上的大容量的薄层的层叠陶瓷电容 器时，电介质陶瓷层1层的厚度为1μm左右，并且700层～1000层左右 的层叠数成为必要，所以处于实用化困难的状况。

另一方面，专利文献2中记载的SrTiO₃类晶界绝缘型半导体陶瓷具有 良好的频率特性或温度特性，介电损失tanδ也较小。此外，表观相对介 电常数εr_APP的电场依存性小，而且具有可变电阻特性，即使作用高电压， 也能避免元件破坏，所以期待向电容器领域的应用。

可是，这种半导体陶瓷如上所述，通过增大晶粒的粒径，取得大的表 观相对介电常数εr_APP，所以，如果减小晶粒的粒径，表观相对介电常数 εr_APP也减小，引起介电特性的下降。因此，存在难以同时促进薄层化和 提高介电特性的问题。

此外，为了把半导体陶瓷作为层叠型电容器而实用化，即使薄层化， 也有必要确保充分的绝缘性，但是层叠型半导体陶瓷电容器的时候，处于 尚未实现确保层叠型陶瓷电容器那样的绝缘性的状况。

本发明是鉴于这样的事实而提出的，其目的在于，提供即使晶粒的平 均粒径微粒化到1.0μm以下，也具有大的表观相对介电常数εr_APP，并且 绝缘性优异的SrTiO₃类晶界绝缘型半导体陶瓷、使用它的层叠型半导体陶 瓷电容器、所述半导体陶瓷的制造方法、以及所述层叠型半导体陶瓷电容 器的制造方法。