[发明专利]对数似然比运算电路、发送装置、对数似然比运算方法和程序

说明书

技术领域

本发明涉及用于计算并输出对数似然比(LLR)的对数似然比运算电路和对数似然比运算方法，以及包括对数似然比运算电路的发送装置。 

背景技术

近年来，随着对将被应用于通信系统的纠错码的更高增益的需求的增大，诸如turbo(卷积)码、LDPC码和turbo乘积码之类的通过使用软判决码来执行迭代译码的类型的高增益码被越来越多地使用。此外，随着无论是诸如无线/有线通信系统之类的传输系统还是诸如记录介质之类的存储系统的通信量的增大，对更大容量的通信系统的需求也被增大。 

用于这样的高增益码的译码器的输入信号是称作LLR的信号。最初，基于所有信号点(16个，如果是16QAM)和二维表示的接收信号点的平方距离，计算其中信号点二维地排列的正交调制(正交幅度调制：QAM)的LLR。因为平方距离计算较复杂，所以通常一直使用如下的方法，其中由程序预先计算并生成的表格被存储在ROM(只读存储器)中或者对应于ROM的逻辑电路(真值表)中，并且参考所存储的表格来计算LLR(参见，例如，非专利文献1)。 

此外，作为通过算术运算来计算LLR的装置，专利文献1公开了一种装置，为了缩短时间即LLR的运算时间，该装置计算将在通信系统中被有效发送的M-ary QAM调制信号中每个比特的对数似然比。 

专利文献1：日本专利申请特开No.2002-330188 

非专利文献1：“AHA Application Note Non-Square QAM Implementation for AHA4540”，ANA Inc. 

发明内容

本发明要解决的问题 

在需要相关的LLR的系统中使用非专利文献1所描述的LLR计算方法的情况下，将已经被计算并产生的参考表格预先存储在诸如ROM之类的电路中，并且将包括接收信号点坐标的信号输入到该电路的地址，藉此LLR被输出。 

如果将参考如上所述的表格的方法应用于使用正交多级调制(正交幅度调制：QAM)的系统，那么ROM的地址比特数和ROM的输出比特数变得极大，这使得因电路尺寸和延迟时间导致安装困难。 

具体地，其中正交调制被解调的2ch的接收信号坐标信号被输入到存储上述表格的ROM，然后ROM输出LLR。在多级调制方法的情况下，用多个比特来表示接收信号。在这种情况下，因为关于被分配给一个符号的多个比特的LLR需要被同时输出，所以ROM的输出比特数也较大。 

例如，在128 QAM的情况下，如果正交信道的一个软判决部分具有3个比特，那么一个接收信号点被表示为(4+3)×2＝14个比特，其中还包括硬判决部分的4个比特。如果针对1个比特的LLR包括5个比特，那么将在一个符号中发送的针对7个比特的LLR总共具有35个比特。为了将这种情况的接收信号点转换为LLR，需要准备14个比特输入和35个比特输出的ROM，并且为了实现这样的ROM，电路尺寸变得极大。此外，因为从地址输入到数据输出的延迟时间较长，所示不能够执行高速运算。 

此外，在专利文件1所描述的执行算术运算的装置中，通过使用格雷映射(Gray mapping)(比特和符号之间的对应)中的对称属性来减小运算量。因此，这不能够被应用于其中符号数是2的奇次幂的调制方法中，在此格雷映射的前提条件不被满足。此外，因为通过平方距离计算来计算最终的LLR，所以计算LLR的算术运算量仍然很大。 

本发明的一个目的在于提供无论调制方法和LLR的比特精度如何，都能够高速计算对数似然比同时减小电路尺寸和功耗的对数似然比运算电路、发送装置和对数似然比运算方法。 

解决问题的手段 

根据本发明的对数似然比运算电路是如下的对数似然比运算电路，该电路用于根据接收信号点的坐标信息来计算对数似然比以应用于使用正交幅度调制方法的通信系统，该电路的特征在于其中对数似然比的值随接收信号点的位置而变化的范围被限定到包括比特的硬判决阈值的相邻信号点之间的区域。 

根据本发明的发送装置是包括对数似然比运算电路的发送装置，该电路用于根据接收信号点的坐标信息来计算对数似然比以应用于使用正交幅度调制方法的通信系统。该对数似然比运算电路的特征在于其中对数似然比的值随接收信号点的位置而变化的范围被限定到包括比特的硬判决阈值的相邻信号点之间的区域。