[发明专利]半导体输入输出控制电路

说明书

技术领域

本发明涉及半导体器件之间的接口电路，尤其涉及一方为与外部 时钟信号同步工作的同步型半导体器件时的控制信号输入输出的半 导体输入输出控制电路。

背景技术

以往，作为同步型半导体器件之一，已知有SDRAM(Synchronous Dynamic Random Access Memory：同步动态随机存取存储器)。根据 现有技术，SDRAM同时接收时钟信号和时钟使能信号(时钟控制信 号)，输入缓冲器构成为仅在时钟使能信号被激活时输入时钟信号， 因而实现了低功耗(参照专利文献1)。

另外，还公开有如下技术：在输出电路的上升沿时，使用延迟电 路和电容器而使输出用开关元件的栅极电压升压，以此来暂时增强该 输出用开关元件的输出电流(参照专利文献2)。

专利文献1：日本特开2000-36192号公报

专利文献2：日本特开平2-238709号公报

发明内容

若在将上述时钟使能信号激活的状态下恒定地提供时钟信号，则 可实现同步型半导体器件的稳定的动作。通常在因半导体器件之间的 负载电容等产生的阻抗而发生波形失真(distortion)的状态下，该时 钟信号保持稳定。但是，当恒定地进行高速的时钟信号的接发时，由 于存在时钟信号所具有的恒定的频率成分，有时EMI(Electro Magnetic Interference：电磁干扰)会成为问题，而且，还存在在各半 导体器件的I/O部分将消耗不必要的功率的问题。

作为解决上述问题的方法，可考虑仅在需要的期间输出时钟信号 即进行间歇输出，但与半导体器件的内部(因连接而产生的阻抗)相 比，半导体器件之间因连接而产生的阻抗比较大，因此，在该情况下， 由于开始提供时钟信号时的过渡动作的不稳定性，将产生时钟信号的 定时偏差、信号的驱动不充分的问题。为了解决不稳定性的问题而在 增加了上述升压电路等电流能力增强机构时，由信号波形的高频成分 产生的问题(EMI、峰值(spike)等)、功耗方面的问题的改善效果 降低。

为了解决上述问题，本发明是具有在同时收发时钟信号和时钟控 制信号的两个半导体器件的至少一个半导体器件中利用时钟控制信 号来对在刚刚开始提供表示定时的时钟信号后的该时钟信号的过渡 信号波形进行修正的机构。

根据本发明，能够不给恒定状态下的稳定的时钟信号带来影响， 而仅限于对不稳定的过渡状态下的时钟信号进行信号波形的修正。

附图说明

图1是使用本发明第一实施方式的半导体输入输出控制电路的系 统的框图。

图2是表示图1中时钟信号输出侧的半导体器件中的信号变化检 测电路的一例的电路图。

图3是表示图1中时钟信号输出侧的半导体器件中的信号变化检 测电路的另一例的电路图。

图4是表示图1中同步型半导体器件中的信号变化检测电路的一 例的电路图。

图5是表示图1中同步型半导体器件中的信号变化检测电路的另 一例的电路图。

图6(a)～图6(i)是表示图1的系统的信号波形的一例的图。

图7是表示图1中时钟信号输出侧的半导体器件的变形例的框 图。

图8是使用本发明第二实施方式的半导体输入输出控制电路的系 统的框图。

图9(a)～图9(d)是表示图8的系统的信号波形的一例的图。

图10是使用本发明第三实施方式的半导体输入输出控制电路的 系统的框图。

图11(a)～图11(e)是表示图10的系统的信号波形的一例的 图。

标记说明

100、200、298半导体器件

110、210时钟输出I/O

112第一输出缓冲器

114第二输出缓冲器

116输出选择器

120、220时钟控制信号输出I/O

122、222控制信号输出缓冲器

130、230时钟生成电路

132、232时钟屏蔽电路

134、234控制信号生成电路

136、236信号变化检测电路

140信号加法电路