[发明专利]金属杂质的引入以改变导电电极的功函数

说明书

技术领域

本发明涉及半导体结构，更具体地，涉及这样的半导体结构，例如场效应晶体管(FET)或金属-氧化物-半导体电容器(MOSCAP)，其中通过向包含金属的材料层中引入金属杂质来改变导电电极叠层的功函数，该包含金属的材料层与导电电极一起存在于电极叠层中。金属杂质的选择取决于电极是具有n型功函数还是具有p型功函数。本发明还提供一种制造这种半导体结构的方法。

背景技术

在标准的硅互补金属氧化物半导体(CMOS)技术中，n型场效应晶体管(nFET)使用As或P(或者其它施主)掺杂的n型多晶硅层作为栅电极，该栅电极沉积在二氧化硅或氧氮化硅栅极电介质层的顶部上。通过该多晶硅层施加栅极电压，以在栅极氧化物层下方的p型硅中产生反转沟道。

在将来的技术中，二氧化硅或氧氮化硅电介质将被具有更高介电常数的栅极材料所替代。这些材料称为“高k”材料，其中术语“高k”表示这样的绝缘材料，其介电常数大于约4.0，优选地大于约7.0。除非另有说明，在此提到的介电常数是相对于真空的。在各种可能性中，由于其在高温下优良的热稳定性，氧化铪、硅酸铪或氧氮化铪硅是对于常规栅极电介质最适合的替代候选。

用铪基电介质作为栅极电介质制造的硅金属氧化物半导体场效应晶体管(MOSFET)具有这样的缺点，当制造n-MOSFET时，阈值电压不理想。这是普遍的问题，具体地，当MOSFET由作为电介质的HfO₂和作为栅极叠层的TiN/多晶Si构成时，典型地，在标准热处理之后，阈值电压处于0.45至0.7V的范围内。理想地，长沟道nFET的阈值电压应该为约0至0.2V左右。

鉴于现有技术的包括Hf基电介质或者其它高k电介质的Si MOSFET的上述问题，需要提供一种能够使包含这种高k栅极电介质材料的半导体结构中的平带电压和阈值电压稳定的方法和结构。

发明内容

本发明提供这样的半导体结构，其中通过将至少一种金属杂质引入位于导电电极与高k电介质之间的包含金属的材料层，导电电极叠层的功函数改变。贯穿本申请使用术语“高k电介质”，以表示其介电常数大于二氧化硅的介电常数的任何绝缘材料。即，用于本发明中采用的高k电介质具有在真空中测量的大于4.0的介电常数。改变或修改包括高k电介质的材料叠层的功函数的能力对于改善包括该高k电介质的半导体器件的性能是关键的。

应注意，过去，通过对电介质改性或者通过在包括金属层和栅电极的栅极叠层下方引入低或高功函数金属来改变包括高k电介质的材料叠层的功函数。在本发明中，通过设置包括金属杂质包含层(metal impuritycontaining layer)的栅极叠层，发生功函数的修改，其中该金属杂质包含层存在于导电电极下方。

概括地说，提供一种半导体结构，其包括：

材料叠层，包括具有大于二氧化硅的介电常数的电介质、位于所述电介质之上的金属杂质包含层以及位于所述金属杂质包含层之上的导电电极，其中所述金属杂质包含层包括包含金属的材料和至少一种改变功函数的金属杂质。

在本发明的一个优选实施例中，提供一种半导体结构，其包括：

材料叠层，包括Hf基电介质、位于所述Hf基电介质之上的金属杂质包含层以及位于所述金属杂质包含层之上的多晶硅电极，其中所述金属杂质包含层包括TiN或TiON和至少一种改变功函数的金属杂质。

除了上述半导体结构之外，本发明还提供一种改变导电栅极叠层的功函数的方法，其包括以下步骤：

设置材料叠层，所述材料叠层包括具有大于二氧化硅的介电常数的电介质、位于所述电介质之上的包含金属的材料层以及位于所述包含金属的材料层之上的导电电极；以及

向所述包含金属的材料层中引入至少一种改变功函数的金属杂质，其中在形成金属杂质包含层期间或者在形成包含所述包含金属的材料层的层之后引入所述至少一种改变功函数的金属杂质。

在本发明的一个实施例中，通过共沉积设置金属杂质包含层，形成所述至少一种改变功函数的金属杂质和所述包含金属的材料层，其中所述金属杂质包含层包含包含金属的材料和所述至少一种金属杂质。

在另一实施例中，形成包含金属的材料的第一层，之后形成包含所述金属杂质的层，再之后形成所述包含金属的材料的第二层。

在本发明的又一实施例中，在包含金属的材料之下和/或之上形成包含所述金属杂质的材料，然后通过随后的热处理将所述金属杂质引入所述包含金属的材料中。

附图说明