[发明专利]密码运算处理电路

权利要求书

1.一种密码运算处理电路，其特征在于，包括：

存储密码运算用数据的存储器；

用于对上述密码运算用数据进行运算的运算器；

用于暂时存储对上述运算器的输入输出数据的寄存器；

接收密码运算指令并为了对上述密码运算用数据进行密码处理而对上述存储器、上述运算器和上述寄存器进行控制的密码控制电路；以及

接收用于指示上述密码运算指令的执行已结束的运算完成信号并对上述密码控制电路发出用于使上述存储器、上述运算器和上述寄存器动作的伪运算指令的伪运算指令电路。

2.根据权利要求1所述的密码运算处理电路，其特征在于，

上述伪运算指令电路将与上述密码运算指令相同的指令作为上述伪运算指令而发出。

3.根据权利要求1所述的密码运算处理电路，其特征在于，

上述伪运算指令电路具有：

存储上述密码运算指令的密码运算指令存储电路；和

根据过去的密码运算指令历史来生成上述伪运算指令的伪运算指令生成电路。

4.根据权利要求3所述的密码运算处理电路，其特征在于，

上述伪运算指令生成电路选择存储于上述密码运算指令存储电路的密码运算指令历史中的出现频率高的密码运算指令来生成上述伪运算指令。

5.根据权利要求3所述的密码运算处理电路，其特征在于，

上述伪运算指令生成电路随机地选择存储于上述密码运算指令存储电路的密码运算指令历史中的密码运算指令来生成上述伪运算指令。

6.根据权利要求3所述的密码运算处理电路，其特征在于，

上述密码运算指令存储电路由非易失性存储器构成，即使在电源断电以后也仍保持过去的密码运算指令历史以生成上述伪运算指令。

7.根据权利要求3所述的密码运算处理电路，其特征在于，

上述密码控制电路具有：

产生用于执行上述密码运算指令或上述伪运算指令的通常控制信号的通常控制电路；

即使在执行上述密码运算指令或上述伪运算指令的过程中也指示上述通常控制电路不需要占有上述存储器、上述运算器或上述寄存器的期间的动作状况通知电路；

在上述存储器、上述运算器和上述寄存器的动作处于停止的期间产生用于强制性地使上述存储器、上述运算器和上述寄存器动作的伪控制信号的伪控制电路；以及

根据来自上述动作状况通知电路的通知来切换上述通常控制信号和上述伪控制信号的选择器。

8.根据权利要求7所述的密码运算处理电路，其特征在于，

上述伪控制电路具有：

存储上述通常控制电路所输出的上述存储器的地址和控制上述运算器的运算器控制信号的通常控制信号存储电路；和

根据过去的通常控制信号历史来生成上述伪控制信号的伪控制信号生成电路。

9.根据权利要求8所述的密码运算处理电路，其特征在于，

上述伪控制信号生成电路选择存储于上述通常控制信号存储电路的通常控制信号历史中的出现频率高的通常控制信号来生成上述伪控制信号。

10.根据权利要求8所述的密码运算处理电路，其特征在于，

上述伪控制信号生成电路随机地选择存储于上述通常控制信号存储电路的通常控制信号历史中的通常控制信号来生成上述伪控制信号。

11.根据权利要求8所述的密码运算处理电路，其特征在于，

上述通常控制信号存储电路由非易失性存储器构成，即使在电源断电以后也仍保持过去的通常控制信号历史来生成上述伪控制信号。

12.根据权利要求8所述的密码运算处理电路，其特征在于，

还具有对从上述存储器读出的数据中所包含的位值0的个数进行计数的位值0计数电路，

上述密码运算指令存储电路还具有：存储来自上述位值0计数电路的位值0计数值的功能。

13.根据权利要求12所述的密码运算处理电路，其特征在于，

上述伪运算指令生成电路判断存储在上述密码运算指令存储电路中的位值0计数的分布，并选择使用了位于平均值的位值0计数的密码运算指令来生成上述伪运算指令。