[发明专利]相位比较电路及使用该相位比较电路的PLL频率合成器

说明书

技术领域

本发明涉及一种相位比较电路和使用该相位比较电路的PLL频率合成器(Frequency Synthesizer)。

背景技术

在移动通信中使用的PLL频率合成器已被公知(例如专利文献1和2)。手机的通信方式采用GSM等的TDMA方式。在TDMA方式中，多个数据通过保护频带(guard band)按照时序排列，各个数据被分配了不同的频率。因此，在手机基站中使用的PLL频率合成器必须在保护频带中快速切换频率。

关于快速切换频率的方法公知有以下两种方法。第一种方法为，具有多个整数分频式PLL频率合成器和开关电路，通过开关电路切换频率。根据第一种方法，频率切换时间取决于开关电路的切换时间，可以实现快速的频率切换。第二种方法为，具有分数分频式PLL频率合成器，可以通过比整数分频1/N更快速的分数分频F/M实现快速的频率切换。例如，作为分数分频式PLL频率合成器的方式已经知道的有∑Δ调制方式。

专利文献1：美国专利第5920233号说明书

专利文献2：国际公开第02/076009号公报

但是，在第一种方法中需要多个整数分频式PLL频率合成器，所以导致电路规模增大。并且，在第二种方法中，在频率导入后进行分频动作，所以导致产生分数杂散(fractional spurious)。

发明内容

本发明的目的在于，提供一种可以快速实现频率切换、而且能够减少杂散的小型相位比较电路和PLL频率合成器。

本发明的相位比较电路包括：(1)控制电路，其生成用于控制分数分频动作的第1控制信号、和用于切换分数分频动作和整数分频动作的切换信号；(2)分数分频器，其根据从控制电路输出的第1控制信号，生成对时钟进行分数分频得到的分数分频信号；(3)第1整数分频器，其生成对从分数分频器输出的分数分频信号进行整数分频得到的第1整数分频信号；(4)第2整数分频器，其生成对基准时钟进行整数分频得到的第2整数分频信号；(5)第1选择电路，其根据从控制电路输出的切换信号，选择性地输出从分数分频器输出的分数分频信号和从第1整数分频器输出的第1整数分频信号中的任一方；(6)第2选择电路，其根据从控制电路输出的切换信号，选择性地输出基准时钟和从第2整数分频器输出的第2整数分频信号中的任一方；以及(7)相位比较器，其生成表示来自第1选择电路的输出信号与来自第2选择电路的输出信号的频率差和相位差的比较信号。

根据该相位比较电路，利用分数分频器、控制电路和相位比较器构成分数分频式的相位比较电路，利用分数分频器、第1整数分频器、第2整数分频器和相位比较器构成整数分频式的相位比较电路。控制电路可以通过第1选择电路和第2选择电路切换分数分频动作和整数分频动作，所以根据该相位比较电路，可以通过分数分频动作实现快速的频率导入，在频率导入后切换为不会产生分数杂散的整数分频动作。

并且，根据该相位比较电路，在分数分频式的相位比较电路的基础上，利用具有第1和第2整数分频器及第1和第2选择电路的小型电路，可以获得上述的较大优点。

优选分数分频用的设定值中的分母常数为奇数，优选控制电路在来自第1选择电路的输出信号与来自第2选择电路的输出信号的频率差和相位差为零时，从分数分频动作切换为整数分频动作。

如果分数分频用的设定值D/F中的分母常数F为奇数，则在分数分频动作中，存在相位比较器的两个输入信号的频率差和相位差为零的状态。根据这种结构，在相位比较器的两个输入信号的频率差和相位差为零的状态时，可以通过控制电路从分数分频动作切换为整数分频动作。因此，不需要进行相对于刚刚切换为整数分频动作后的频率误差和相位误差的再导入，可以减少频率和相位的导入时间延迟。

本发明的PLL频率合成器具有：(1)权利要求1或2所述的相位比较电路，其可以切换分数分频动作和整数分频动作，生成表示将时钟分频的分频信号与基准时钟的频率差和相位差的比较信号；(2)平滑电路，其生成使从相位比较电路输出的比较信号变平滑的第2控制信号；以及(3)频率可变式振荡器，其根据第2控制信号的电压电平，变更要生成的时钟的频率。

根据该PLL频率合成器，由于使用了上述相位比较电路，所以能够通过分数分频动作快速变更频率，能够在频率变更后切换为不会产生分数杂散的整数分频动作。并且，能够利用小型电路获得上述的较大优点。

根据本发明，能够提供一种可以快速实现频率切换、而且能够减少杂散的小型相位比较电路和PLL频率合成器。

附图说明