[发明专利]在多电平单元存储设备内安排数据的方法

说明书

技术领域

本发明涉及多电平单元闪速存储器设备。具体地说，本发明涉及多电平单元闪速存储器设备内纠错的领域。

背景技术

多年来闪速存储器设备已是众所周知的。在所有的闪速存储器设备内，NAND(“与非”)型存储器与其他类型的存储器(例如，NOR(“或非”)型)不同，除了其它特定特性之外还在于写入存储器的许多信息比特可能被以“翻转”方式回读(即与原来将这些比特写入存储器的方式不同)。

为了克服得到“翻转”比特的现象和使NAND型存储器可为实际应用所用，常见的技术是用ECC(纠错码)算法与这些NAND型存储器配合。通常闪速存储器使用ECC算法的情况如下：

在将数据写入存储器前，对数据运用ECC算法，以便计算出附加(冗余)信息比特。这些冗余比特经常称为“奇偶校验比特”或“奇偶校验”，以后用于检错和纠错。原始数据与奇偶校验比特合在一起称为“码字”。

将整个码字(即原始数据加上奇偶校验比特)记录到闪速存储器设备上。应注意的是，NAND闪速存储器设备的实际尺寸被设计成能容纳原始数据加上奇偶校验比特。

在从存储器检索数据时，读出整个码字，对数据和奇偶校验比特应用ECC算法，以便检测和纠正可能的“比特翻转”(即错误)。

应当指出的是，ECC算法可以用硬件、软件或者通过硬件和软件的组合同等地执行。此外，ECC算法可以在存储设备内、在存储设备控制器内、在主机内执行，或可以在系统的这些组件之间“分布”。

一些闪速存储器设备在每个存储单元可存储的数据元(例如数据比特)的个数上可以是不同的。SLC(单电平单元)存储器用来在每个存储单元内存储单个比特，而MLC(多电平单元)存储器用来在每个存储单元内存储多个比特。

在MLC存储器内，对电压电平编码的方式和将输入数据分配给各个存储单元的方式对于使ECC设计达到最佳是非常重要的。

Murin的美国申请公开No.20060101193揭示了现有技术的将数据存储在多比特闪速存储器单元内的方法。该专利申请在这里列为参考，予以全面引用。

按照Murin的申请，将输入数据分配给存储器的一个物理页面的最佳方式(在ECC性能意义上)是将这些数据比特在物理页面的一些不同的比特页之间交错，其中比特页被定义为由各个属于物理页面的不同单元、但在单元内具有相同的有效值(即，LSB，...，MSB)的比特组成的组。这种在存储器内安排数据的方式保证在从存储器检索再按原来的次序重新排列(即去交错)后的数据内错误比特的分布是均匀的(最佳的)。

交错过程，如在Murin的申请中所揭示的那样，保证在将数据写入存储器的过程期间一个逻辑页的输入数据同等地散布到物理存储页面的各个比特页中。也就是说，交错过程保证物理页面的每个比特页从共享这个物理页面的每个输入数据逻辑页被分配同样数量的比特。

因此，在数据从存储器读出并被去交错时，去交错过程所产生的每个逻辑页将含有同样份额的来自物理页面的每个比特页的比特。

在该技术领域内没有规定将交错方案用于将输入数据分配给MLC存储设备的物理页面的方式，因为任何将数据均匀地分布在物理页面内的方案就ECC性能来说同等地是最佳的。

然而，对于有些ECC方案来说，使用特定的交错方法可以取得节约处理时间和功率消耗的附加利益。

因此，在运用这些ECC方案时，所希望的是提供一种使现有技术的处理时间和功率消耗减到最少的交错方法。

发明内容

因此，本发明的主要目的是提供一种将输入数据在物理页面的不同比特页之间交错的方法，以在与特定的ECC方案配合使用时使现有技术的处理时间和功率消耗减到最少。

比特页BP0、BP1、BP2、BP3在这里相对每单元4比特的物理页面定义，使得比特页BP0与LSB物理页面单元相应、比特页BP1与LSB-1物理页面单元相应、比特页BP2与LSB-2物理页面单元相应而比特页BP3与MSB物理页面单元相应。

按照本发明的一个优选实施例，所提供的存储数据的方法包括下列步骤：(a)将数据的第一部分存储在非易失性存储器的具有第一错误概率的比特位置；(b)将数据的第二部分存储在非易失性存储器的具有比第一错误概率低的第二错误概率的比特位置；(c)将纠错奇偶校验比特与数据一起存储；(d)从这非易失性存储器读出数据和纠错奇偶校验比特；以及(e)用纠错奇偶校验比特对所读出的数据进行纠错，其中第一部分的至少一个比特在第二部分的任何比特被纠正校验前被纠正校验。