[发明专利]翻译旁视缓冲器操纵

说明书

技术领域

本发明涉及翻译旁视缓冲器。

背景技术

在支持页式虚拟存储器的处理器中，可使用占用所述处理器的虚拟地址空间的虚拟 (或“逻辑”)地址来指定数据。虚拟地址空间通常可大于系统中实际物理存储器的量。 这些处理器中的操作系统可在固定大小的区块(称为页)中管理物理存储器。

为了将虚拟页地址翻译成物理页地址，处理器可搜索存储在系统存储器中的页表， 其可含有地址翻译信息。由于这些搜索(或“页表查询”)可能涉及存储器存取，所以除 非页表数据处于数据高速缓冲存储器中，否则这些搜索可能是耗时的。

因此，处理器可使用一个或一个以上翻译旁视缓冲器(TLB)来执行地址翻译。TLB 是地址翻译高速缓冲存储器，即存储从虚拟地址到物理地址的新近映射的小型高速缓冲 存储器。在执行页表搜索和地址翻译之后，所述处理器可将物理地址高速缓存在TLB中。 TLB通常可含有(常被称为)虚拟页地址，以及与之相关联的物理页地址。可能存在单 独的用于指令地址的TLB(指令TLB或I-TLB)和用于数据地址的TLB(数据TLB或 D-TLB)。

当TLB接收到虚拟页地址时，TLB可搜索其条目，查看这些条目中的任何一者中所 含有的地址翻译信息是否与接收到的虚拟页地址匹配。如果呈现给TLB的虚拟页地址正 好与TLB条目的任何一者中的地址翻译信息匹配，那么可发生TLB“命中”，否则，可 发生TLB“未命中”。

响应于TLB未命中，管线可能在发生未命中的点处停滞。含有所述虚拟地址的指令 因为缺乏地址翻译信息而只能搁置和等待，不能够进行到下一级。当这种情况发生时， 已经发生未命中的点上方的所有级可能也必须等待，从而导致效率相当低。响应于TLB 未命中而采用的另一措施可以是清洗未命中的指令，而不使指令在TLB存取点之前的级 处停滞。在这种情况下，针对同一指令可能发生多次未命中，从而需要多次清洗。这也 可能导致低效。

发明内容

一种处理器可具有多级管线，且可包含TLB和TLB控制器。TLB可经配置以存储 允许虚拟地址翻译成物理地址的地址翻译信息。TLB可进一步经配置以在呈现给TLB的 指令的虚拟地址从TLB未命中时产生TLB未命中信号。TLB控制器可进一步经配置以 响应于TLB未命中信号而起始TLB重新加载。所述处理器可进一步经配置以清洗具有未 命中虚拟地址的指令。所述处理器可进一步经配置以重取所述指令，这导致所述指令重 新插管线的在TLB存取点上方的初始级处。TLB重新加载的起始和指令的清洗/重取两 者可并行执行，且不会即刻使管线停滞。所述处理器可进一步经配置以将所重取的指令 保存管线中的在TLB存取点上方的点处，直到TLB重新加载完成为止，使得所述重取的 指令接着将在其下一次存取时，在所述TLB中产生“命中”。

一种在具有多级管线的管线化处理器中操作TLB的方法可包含从TLB接收TLB未 命中信号。所述TLB未命中信号可指示TLB中不存在用于指令的虚拟地址的地址翻译信 息。所述方法可进一步包含响应于TLB未命中信号而起始TLB重新加载。所述方法可进 一步包含响应于TLB未命中信号而清洗所述指令并重取所述指令，从而致使所述指令被 重新插在管线的在TLB存取点上方的初始级处。TLB重新加载的起始和指令的清洗/重 取两者可并行进行，且不会即刻使管线停滞。所述方法可进一步包含将所重取的指令保 存在管线中的在TLB存取点上方的点处，直到TLB重新加载完成为止，使得所重取的指 令将接着在其下一次存取时，在所述TLB中产生“命中”。

附图说明

图1示意性地说明在虚拟存储器系统中操作的TLB。

图2是具有经配置以响应于TLB未命中信号而起始TLB重新加载过程而不会使管线 停滞的TLB控制器的管线化处理器的示意图。

图3是响应于TLB未命中的方法的流程图。

具体实施方式

下文结合附图而陈述的具体实施方式意在描述处理器和操作处理器中的TLB的方法 的各种说明性实施例，但非意欲表示其中可实践本文所揭示的发明性概念的仅有实施例。 具体实施方式包含特定细节，以便允许全面理解所描述的内容。然而，所属领域的技术 人员应了解，在一些实施例中，可能不需要这些特定细节中的一者或一者以上。在一些 情况下，以框图形式展示众所周知的结构和组件，以便更清楚地说明所呈现的概念。