[发明专利]电性可编程熔丝位

权利要求书

1.一种非易失性可编程只读存储器单元，该存储器单元具有连续可 用的数据内容而不用解码或寻址，该存储器单元包括：

具有源极、漏极和门电路的选择晶体管，其中，所述选择晶体管的 源极或者漏极被连接到第一电压，而该源极和漏极中的另一个则形成第 一连接点；以及

具有源极、漏极和门电路的熔丝晶体管，其中，所述熔丝晶体管的 源极、漏极或源极和漏极形成第二连接点，其中，所述第二连接点是所 述存储器单元的输出口；

所述第一连接点和所述第二连接点进行电连接；以及

通过打开所述选择晶体管并在预定时段向所述熔丝晶体管的门电路 施加受控制的高压、而永久性地改变所述熔丝晶体管的至少一个物理特 性，从而使逻辑电平的数据在所述存储器单元中被编程。

2.如权利要求1所述的存储器单元，其中，所述第一连接点和所述 第二连接点通过具有源极、漏极和门电路的至少一个高电压保护晶体管 连接在一起，其中，该高电压保护晶体管的源极或者漏极被连接到所述 第一连接点，而该高电压保护晶体管的源极和漏极中的另一个被连接到 所述第二连接点。

3.如权利要求1所述的存储器单元，其中，所述存储器单元利用 CMOS工艺实现。

4.如权利要求1所述的存储器单元，其中，所述存储器单元数据通 过将比编程电压低的电压施加到所述熔丝晶体管的门电路而被验证。

5.如权利要求1所述的存储器单元，其中，通过击穿所述熔丝晶体 管的门电路氧化物或电介质而实现改变该熔丝晶体管的至少一个物理特 性。

6.如权利要求1所述的存储器单元，其中，所述各晶体管是NMOS 晶体管。

7.如权利要求1所述的存储器单元，其中，所述各晶体管是PMOS 晶体管。

8.如权利要求1所述的存储器单元，其中，在所述存储器单元的 CMOS实现中，N-型阱植入是与N+源极/漏极植入一同植入的，而且因N 阱植入的存在而形成缓变结。

9.如权利要求1所述的存储器单元，其中，在所述存储器单元的 CMOS实现中，所述熔丝晶体管和所述选择晶体管是“本地”的。

10.一种可编程只读存储器电路，该存储器电路配置成多位存储器 模块的一部分，该存储器电路包括：

单一位磁芯的存储器单元，其至少包括串联的选择器件、高电压保 护器件和熔丝器件，其中，

通过打开所述选择器件并在预定时段向所述熔丝器件的门电路 施加受控制的高压、而永久性地改变所述熔丝器件的至少一个物理特性， 从而使数据在所述存储器单元中被编程；

单一位的锁存，用于锁存外部提供的数据位或所述单一位磁芯存储 器单元的输出；

用于控制所述单一位的锁存之内容的设定和复位输入线；

用于在多个存储器模块中选择存储器模块的模块选择输入线；

用于在存储器模块的多个存储器电路中选择存储器电路的多个地址 输入线；以及

用于能使被选定的存储器模块的存储器电路被编程的编程输入线。

11.如权利要求10所述的存储器电路，其中，所述单一位锁存本质 上是由交叉耦联的两个NAND-门实现的。

12.如权利要求11所述的存储器电路，其中，所述的熔丝数据在前 往所述单一位锁存的途中至少通过一个晶体管，而且该晶体管门电路处 的信号控制所述数据的通过。

13.如权利要求11所述的存储器电路，其中，所述单一位锁存的输 入通过两个串联的晶体管被接地，其中，所述两个串联的晶体管中的一 个的门电路被所述熔丝数据控制。

14.如权利要求13所述的存储器电路，其中，所述的被所述熔丝数 据控制的晶体管的门电路是通过至少一个漏电控制晶体管接地的。