[发明专利]位线耦合

说明书

技术领域

本发明大体上涉及存储器装置，且特定来说本发明涉及位线耦合。

背景技术

通常在计算机中提供存储器装置以作为内部存储区域。术语存储器表示呈集成电路 芯片形式的数据存储装置。一般来说，存储器装置含有用于存储数据的存储器单元阵列， 以及耦合到存储器单元阵列以用于响应于外部地址而存取存储器单元阵列的行和列解 码器电路。

一类存储器是称为快闪存储器的非易失性存储器。快闪存储器是可以区块为单位擦 除和再编程的一类EEPROM(电可擦除可编程只读存储器)。许多现代个人计算机(PC) 将其BIOS存储在快闪存储器芯片上，使得其可在必要时容易更新。此BIOS有时称为 快闪BIOS。快闪存储器在无线电子装置中也是普遍的，因为其使制造商能够随着快闪 存储器变为标准化而支持新的通信协议，并提供远程升级装置以获得增强特征的能力。

典型的快闪存储器包括存储器阵列，其包含大量以行和列方式布置的存储器单元。 每一存储器单元包含能够保持电荷的浮动栅极场效应晶体管。单元通常分组为区块。区 块中的每个单元可通过对浮动栅极充电而个别地进行电编程。可通过区块擦除操作从浮 动栅极移除电荷。由浮动栅极上电荷的存在或不存在来确定单元中的数据。

NOR和NAND快闪存储器装置是两种常见类型的快闪存储器装置，如此称谓是因 为每一单元布置成的基本存储器单元配置的逻辑形式。通常，对于NOR快闪存储器装 置，阵列的一行的每个存储器单元的控制栅极连接到字选择线，且阵列的一列的每个存 储器单元的漏极区连接到位线。用于NOR快闪存储器装置的存储器阵列由行解码器存 取，行解码器通过选择耦合到其栅极的字选择线而启动一行浮动栅极存储器单元。选定 存储器单元的行接着通过使不同的电流从耦合的源极线流动到耦合的列位线(取决于其 编程状态)而将其数据值置于列位线上。

用于NAND快闪存储器装置的存储器单元阵列也经布置以使得阵列的一行的每个 存储器单元的控制栅极连接到字选择线。然而，每个存储器单元并不通过其漏极区直接 耦合到列位线。而是，阵列的存储器单元成串(常称为NAND串)布置在一起，通常 每串32个存储器单元，其中存储器单元在源极线与列位线之间源极到漏极地串联耦合 在一起。用于NAND快闪存储器装置的存储器阵列接着由行解码器存取，行解码器通 过选择耦合到存储器单元的控制栅极的字选择线来启动一行存储器单元。另外，驱动耦 合到每一串的未选定存储器单元的控制栅极的字选择线以将每一串的未选定存储器单 元作为通过晶体管而操作，使得其以不受其所存储的数据值限制的方式通过电流。电流 接着从源极线通过每一串联耦合的串流动到列位线，仅受到每一串的选定存储器单元限 制。这将选定存储器单元的行的经电流编码数据值置于列位线上。

在常规编程和读取操作期间，选择交替的位线以减少位线到位线的交叉耦合效应。 然而，具有位于不同垂直层级上的位线的存储器装置仍可能发生交叉耦合效应，因为缺 少在这些配置中使用的屏蔽。

出于上述原因，且出于所属领域的技术人员在阅读和理解本说明书之后将明白的下 文陈述的其它原因，此项技术中需要替代的位线选择和耦合方案。

发明内容

本发明解决关于常规编程和读取操作的上述问题以及其它问题，且将通过阅读和学 习以下说明书而理解本发明。

对于一个实施例，本发明提供一种操作存储器装置的方法，其包含同时选择交替的 位线对，其中每一位线对包括形成在第一垂直层级处的一个位线和形成在不同于所述第 一垂直层级的第二垂直层级处的一个邻近位线。

对于另一实施例，本发明提供一种存储器装置，其具有耦合到多个位线的存储器单 元阵列。第一位线通过第一选择栅极选择性地耦合到第一感测装置。所述第一位线形成 在第一层级处。第二位线邻近于所述第一位线且通过第二选择栅极选择性地耦合到所述 第一感测装置。所述第二位线形成在第二层级处。第三位线邻近于所述第二位线且通过 第三选择栅极选择性地耦合到第二感测装置。所述第三位线形成在所述第一层级处。第 四位线邻近于所述第三位线且通过第四选择栅极选择性地耦合到所述第二感测装置。所 述第四位线形成在所述第二层级处。所述第一选择栅极的控制栅极耦合到所述第四选择 栅极的控制栅极，且所述第二选择栅极的控制栅极耦合到所述第三选择栅极的控制栅 极。