[发明专利]嵌入式存储器中的位线预充电有效
申请号: | 200780006887.3 | 申请日: | 2007-02-08 |
公开(公告)号: | CN101390169A | 公开(公告)日: | 2009-03-18 |
发明(设计)人: | 拉温德拉·拉马拉朱 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | G11C8/00 | 分类号: | G11C8/00 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 穆德骏;陆锦华 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 嵌入式 存储器 中的 位线预 充电 | ||
1.一种用于位线预充电的方法,包括:
基于第一地址值确定第一预解码值;
响应第一时钟信号,锁存所述第一预解码值以提供锁存的第一预 解码值;以及
仅直接响应所述锁存的第一预解码值,终止存储器组件的第一位 线的预充电,不依赖于用作触发的任何时钟信号。
2.如权利要求1所述的方法,其中所述存储器组件包括高速缓存 的标签阵列。
3.如权利要求2所述的方法,进一步包括:
基于所述锁存的第一预解码值,确定与所述标签阵列相关联的标 签值;以及
响应第二时钟信号,锁存所述标签值。
4.如权利要求3所述的方法,其中所述第二时钟信号包括所述第 一时钟信号的反相的表示。
5.如权利要求1所述的方法,进一步包括:
基于第二地址值确定第二预解码值;
响应所述第一时钟信号,锁存所述第二预解码值以提供锁存的第 二预解码值;以及
仅直接响应所述锁存的第二预解码值,终止所述存储器组件的第 二位线的预充电,不依赖于用作触发的任何时钟信号,
其中所述存储器组件的所述第二位线与所述第二预解码值相关 联。
6.如权利要求5所述的方法,其中:
所述第一位线包括与所述存储器组件的第一存储器区段相关联的 第一局部位线,所述第一存储器区段包括第一多个字线;以及
所述第二位线包括与所述存储器组件的第二存储器区段相关联的 第二局部位线,所述第二存储器区段包括第二多个字线。
7.如权利要求6所述的方法,进一步包括:
仅直接响应所述第一预解码值和所述第二预解码值至少之一,终 止与所述第一位线和所述第二位线相关联的全局位线的预充电,不依 赖于用作触发的任何时钟信号。
8.如权利要求1所述的方法,其中:
所述存储器组件包括多个存储器区段,每个存储器区段包括对应 的多个字线;
所述第一预解码值的每个比特与所述多个存储器区段中的对应的 一个存储器区段相关联;以及
其中直接响应所述第一预解码值的对应比特的断言,终止存储器 区段的位线的预充电,不依赖于用作触发的任何时钟信号来终止预充 电。
9.一种用于位线预充电的方法,包括:
在第一时钟信号的第一相位期间,基于第一地址值和第二地址值 确定第一预解码值和第二预解码值;
响应所述第一时钟信号的所述第一相位终止时的第一边缘事件, 锁存所述第一预解码值和所述第二预解码值,以提供锁存的第一预解 码值和锁存的第二预解码值;
仅直接响应所述锁存的第一预解码值,终止高速缓存的标签阵列 的第一区段的第一位线的预充电,不依赖于用作触发的任何时钟信号, 其中所述第一区段是响应所述锁存的第一预解码值的对应比特的断言 而选择的;
在第二时钟信号的第一相位期间,确定所述第一区段的第一字线 处的第一标签值,其中所述第一字线是响应所述锁存的第二预解码值 的对应比特的断言而选择的;以及
响应所述第二时钟信号的所述第一相位终止时的第二边缘事件, 锁存所述第一标签值。
10.如权利要求9所述的方法,其中所述标签阵列包括全局位线 和多个区段,所述多个区段包括所述第一区段,每个区段包括对应的 多个字线和联接到所述全局位线的局部位线,其中所述第一区段的所 述第一位线包括所述第一区段的局部位线。
11.如权利要求10所述的方法,进一步包括:
仅直接响应所述锁存的第一预解码值,终止所述全局位线的预充 电,不依赖于用作触发的任何时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780006887.3/1.html,转载请声明来源钻瓜专利网。