[发明专利]具有高速PE间数据再配置功能的处理器阵列系统

说明书

技术领域

本发明涉及在单片上将多个处理部件(PE)相互连接的处理器阵列系统。 

背景技术

过去，在视频信号等图像处理用中使用单片一维处理器阵列或结构与其类似的具有SIMD(Single Instruction Multiple Data)命令的介质处理器。例如，非专利文献1提示的面向视频图像识别处理的一维处理器阵列中，如图7所示，从一端起顺序地按行单位输入图像，然后，在邻接的PE之间中分配邻接的1～几列的图像列之后，根据SIMD型控制，各PE通过将从控制处理器(CP)广播的命令应用于自己的本地存储器上的数据中，来实现PE数量部分的并行处理。 

专利文献1：JP特开平5-342184号公报 

非专利文献1：京昭伦著「集成128个4路VLIW型RISC铁心的面向车载的动画识别LSI」电子信息通信学会研究会报告，集成电路研究会(ICD)，2003年5月，Vol.103，No.89，pp.19-24 

发明内容

一方面，在图像处理中，特别地对图像进行识别处理的情况下，在最初的阶段，正像以所有像素为对象进行的边缘检测处理等那样，虽然要处理的对象数据平等地存在于所有PE上，但大多随着处理的推进，要处理的对象数据在PE间会变得不均衡。 

例如，在大多图像识别处理中，通过到此为止的处理，将图像内的几个(矩形)区域确定为存在识别对象物的部位时，则仅这些候选区域成为以后的处理对象。此外，例如，如图8所示，这些候选区域大多在具有相互重合这样的位置关系中被找到的情形多也是特征之一。

但是，例如非专利文献1所示，在以图像列为单位进行向PE的数据分配的一维处理器阵列中，在区域间，存在在列方向上的位置的重合时，通常担任发生重合的图像列的处理的PE(例如图9(a)的PEN-2)与不是那样的PE相比，与重合的次数成比例，会增加处理量，在PE间负荷成为不均衡的状态，且处理性能下降。 

为了解决这样的处理负荷不均衡，如图9(b)所示，就必须进行一模一样地在PE间移动多个矩形区域内像素数据的这种像素数据的再配置处理。在过去的一维处理器阵列上，为了实现这样的像素数据再配置处理，如果设PE数与1行的像素数相同为N时，就如图10所示，以通过CP的方式，1个1个逐次地从PE向PE移动N个像素成为最有效率的方法。 

在计数器C中设置N(步骤1000)。 

进行重复直到计数器C为零。在步骤1001的判定中，计数器C不是零的情况下，进行以下处理，在零的情况下结束。 

读出PE编号是C的PE上的K(步骤1002)。 

设TMP为C+K(步骤1003)。 

读出PE编号是TMP的PE上的D(步骤1004)。 

在PE编号是C的PE上的T中写入D(步骤1005)。 

将C设置为C-1(步骤1006)，返回步骤1001的判定。 

此情况下，如图10的1001～1006所示，由于N次重复6个处理步骤，所以如果加上图10的1000，则在PE间再配置1行像素需要合计6N+1的步骤数，存在所谓效率差的课题。 

再有，作为此课题的一个解决方法，考虑通过在PE间连接中采用不是1维连接，而是例如如专利文献1所公开的、称为2维环面或超立方的、更高维的连接方式，来减少每步骤的PE间距离的方法。 

但是，如果增加了连接的维数，则存在所谓芯片上的布局的自由度减少，或PE间的布线距离会变长的问题点。 

因此，本发明的主要目的在于，提供一种通过在PE间高速地再配置像素等数据就能高效的实现处理的负荷分散的处理器阵列系统。 

本发明的第1侧面(方面)相关的处理器阵列系统，包括至少具有三个包含多个(M个)进行SIMD动作的处理部件(以下称为「PE」)的PE 块的PE块阵列；其特征在于，至少一个PE块，通过与PE块内的PE的个数相同数目即M条的每1条都是规定位的第1信号线来连接与上述一个PE块不同的至少一个其它的PE块、同时还通过M条的每1条都是规定位的第2信号线来连接与上述一个PE块及上述其它PE块不同的至少一个另外的PE块；上述一个PE块中所含的上述PE包括：选择电路，从上述M条第1信号线和上述M条第2信号线之中选择1条信号线。 

在本发明中，上述选择单元包括：第1选择单元，从上述M条第1信号线中选择一条信号线；第2选择单元，从上述M条上述第2信号线中选择一条信号线；第3选择单元，从由上述第1选择单元选择出的上述1条信号线和由上述第2选择单元选择出的上述1条信号线中选择一条信号线。