[发明专利]存储器屏障总线命令的有效执行

说明书

相关申请交叉参考案

本专利申请案主张2006年3月10日提出申请的名称为“存储器屏障总线命令的 有效执行(Efficient Execution of Memory Barrier Bus Commands)”的第60/781,091号 临时申请案的优先权，且所述临时申请案已让与给其受让人并以引用方式明确地并入 本文中。

技术领域

本发明通常涉及处理系统，且更特定而言，涉及在处理系统中有效地处理存储器 屏障总线命令的技术。

背景技术

计算机及其它现代处理系统已通过仅敲击几下小键盘便能够执行复杂的任务而 使电子工业发生革命性变化。这些复杂的任务通常涉及若干个装置，所述装置使用总 线以快速且有效的方式彼此进行通信。所述总线在处理系统中的各装置之间提供共享 通信链路。

视具体的应用而定，连接到处理系统中总线的装置类型可有所不同。通常，总线 经配置以支持多个处理器、存储器装置和外围装置。在这些系统中，处理器常常通过 允许乱序地执行存储器操作来实现性能益处。例如，处理系统可通过重新排序存储器 操作的序列以允许在打开存储器中的新一页之前执行对同一页的所有操作来实现性能 益处。被允许重新排序存储器操作的处理系统通常称为“弱有序”处理系统。

在某些情况下，存储器操作的重新排序可能会不可预测地影响程序行为。例如， 一个应用程序可需要处理器在从存储器读取之前，所述处理器将数据写入到存储器。 在弱有序处理系统中，无法保证此一定会发生。由此造成的结果会让人无法接受。

人们使用各种技术以在弱有序处理系统中执行有序的存储器操作。一种技术是简 单地延迟某些存储器操作，直到此前的所有存储器操作均执行完毕为止。在先前实例 中，处理器可延迟发出读取请求，直到其接收到保证所述数据已写入到所述存储器的 指示为止。

现代处理器架构中的常见技术是当需要有序的存储器操作时使用称为“存储器屏 障”的总线命令。可使用“存储器屏障”来确保处理器在存储器屏障之前发出的全部 存储器存取请求都在所述处理器在存储器屏障之后发出的全部存储器存取请求之前执 行。此外，在先前实例中，处理器可在发出读取请求之前将存储器屏障发送到存储器。 此可确保处理器在其从存储器读取之前，对存储器进行写入操作。

存储器屏障是将排序约束强加于弱有序处理系统中的存储器操作的有效方法，但 从系统性能方面来说是效率低下的。在具有多个存储器装置的处理系统中，所述存储 器屏障可能是效率尤其低下的。在这些处理系统中，处理器将需要向其可存取的每一 个存储器装置发出存储器屏障以对存储器操作强制执行排序约束。因此，在存储器屏 障之后的下一存储器操作被延迟直到可由处理器存取的每一存储器装置完成所有未完 成的存储器操作为止。因此，持续需要在弱有序处理系统中执行存储器屏障操作的更 有效方法。

发明内容

本发明揭示弱有序处理系统的一个方面。所述处理系统包含存储器和经配置以向 所述存储器发出存储器存取请求(包含存储器屏障)的主装置。所述处理系统还包含 经配置以向所述主装置提供对所述存储器的存取的从属装置，所述从属装置进一步经 配置以产生指示将强制执行由所述主装置发出的存储器屏障所强加的排序约束的信 号，所述信号是在执行由所述主装置在所述存储器屏障之前向所述存储器发出的所有 存储器存取请求之前产生的。

本发明揭示弱有序处理系统的另一个方面。所述处理系统包含存储器和经配置以 向所述存储器发出存储器存取请求(包含存储器屏障)的主装置。所述处理系统还包 含经配置以向所述主装置提供对所述存储器的存取的从属装置，所述从属装置进一步 经配置以确认由所述主装置发出的存储器屏障，所述存储器屏障是在执行由所述主装 置在所述存储器屏障之前向所述存储器发出的所有存储器存取请求之前确认。

本发明揭示一种在弱有序处理系统中执行存储器屏障的方法。所述处理系统包含 主装置、从属装置和存储器。所述方法包含从所述主装置向所述存储器发出存储器屏 障，且在所述从属装置处产生指示将强制执行由所述存储器屏障强加的排序约束的信 号，所述信号是在执行由所述主装置在所述存储器屏障之前向所述存储器发出的所有 存储器存取请求之前产生的。