[发明专利]在双表面取向衬底上促进均匀抛光的硅沉积

权利要求书

1.一种制造双表面取向半导体结构的方法，包括：

形成具有第一晶体取向的第一半导体层；

在所述第一半导体层的至少部分上形成第二半导体层，其中所述第二半导体层与所述第一半导体层电隔离并且具有不同于所述第一晶体取向的第二晶体取向；

在所述第二半导体层上形成掩模；

使用所述掩模形成暴露所述第一半导体层而不暴露所述第二半导体层的沟槽开口；

通过至少在所述第一半导体层的暴露表面上外延生长第一外延半导体材料以形成与所述第二半导体层电隔离的第一外延半导体层来填充至少部分沟槽开口；以及

毯式沉积硅以在所述掩模上形成多晶硅层并且形成结晶硅层以加厚所述第一外延半导体层，使得所述多晶硅层和结晶硅层具有均匀的厚度。

2.根据权利要求1所述的方法，还包括进行化学机械抛光步骤以去除所述多晶硅层和至少部分所述结晶硅层，使得所述第一外延半导体层在特征尺寸上共面。

3.根据权利要求1所述的方法，其中由氮化物层形成所述掩模。

4.根据权利要求1所述的方法，其中所述第二半导体层包括(100)p型硅并且所述第一外延半导体层包括(110)n型硅。

5.根据权利要求1所述的方法，其中所述第二半导体层包括(100)p型硅并且所述第一外延半导体层包括从所述第一半导体层的暴露表面外延生长的(110)n型硅。 

6.根据权利要求1所述的方法，其中在所述第一半导体层的暴露表面上外延生长硅包括完全填充所述沟槽的选择性硅沉积步骤。

7.根据权利要求1所述的方法，还包括在埋氧层上形成所述第二半导体层以形成绝缘体上半导体衬底。

8.根据权利要求1所述的方法，其中所述第二半导体层通过浅沟槽隔离区与所述第一外延半导体层电隔离。

9.根据权利要求1所述的方法，还包括：

在所述第一外延半导体层上形成第一栅电极结构，所述第一栅电极结构至少包括第一高k的栅电介质层和第一导电层；并且

在所述第二半导体层上形成第二栅电极结构，所述第二栅电极结构至少包括第二高k的栅电介质层和第二导电层，

其中所述第一和第二高k的栅电介质层每一都具有比SiO₂的介电常数的1.5倍大的介电常数。

10.根据权利要求1所述的方法，还包括进行化学机械抛光步骤和化学蚀刻以完全去除所述多晶硅层，使得所述第二半导体层与所述第一外延半导体层共面。

11.一种用于在晶片上形成半导体结构的方法，包括：

形成具有第一晶体取向的第一半导体层；

在至少部分所述第一半导体层上形成第二半导体层和相邻的隔离区，其中所述第二半导体层与所述第一半导体层电隔离并且具有不同于所述第一晶体取向的第二晶体取向；

通过至少在所述第一半导体层的暴露表面上外延生长第一外延半导体层来填充暴露所述第一半导体层而不暴露所述第二半导体层的沟 槽开口的至少部分；

非选择性地沉积硅以在所述晶片上覆盖包括多晶硅和结晶硅的均匀厚度的硅，其中所述结晶硅加厚所述第一外延半导体层和所述第二半导体层；以及

进行化学机械抛光步骤以去除所述多晶硅以及至少部分所述第二半导体层和第一外延半导体层，使得所述第二半导体层与所述第一外延半导体层共面。

12.根据权利要求11所述的方法，其中，填充至少部分沟槽开口包括：

至少在所述第二半导体层和部分所述隔离区上形成掩模层；

图案化并蚀刻所述掩模层以形成通过所述隔离区并到达所述第一半导体层的开口；以及

至少在所述第一半导体层的暴露表面上外延生长第一外延半导体层以形成高于所述隔离区的第一外延半导体层。

13.根据权利要求12所述的方法，其中非选择性沉积硅包括在所述掩模层上形成多晶硅。

14.根据权利要求11所述的方法，其中非选择性沉积硅包括在所述隔离区上形成多晶硅。