[发明专利]用于集成电路的功率半导体器件结构及其制造方法

权利要求书

1、一种沟槽栅极半导体器件，包括：

半导体衬底(1)，具有第一主表面(3)；

沟槽(11)，从所述第一主表面(3)延伸到所述衬底(1)中；

第一导电类型的第一和第二杂质掺杂区域(4a，4b)，位于与第一主表面(3)相邻的沟槽(11)的各自第一和第二相对侧处；

与第一导电类型相反的第二导电类型的本体区(7)，仅形成在所述沟槽(11)的第一侧上的第一杂质掺杂区域(4b)下面；

第一导电类型的漂移区(5)，位于本体区(7)和第二杂质掺杂区域(4a)下面，所述沟槽(11)终止于所述漂移区(5)中；

导电栅极(6；66)，通过栅极绝缘体(9)与所述本体区(7)绝缘；以及

所述沟槽(11)中的导电场板(8)，所述场板(8)与所述导电栅极平行延伸到沟槽中(11)，达到大于或等于导电栅极深度的深度，其中所述场板(8)通过场板绝缘层(15)与所述沟槽(11)中的漂移区(5)绝缘，并且其中所述场板绝缘层(15)的厚度基本上大于所述栅极绝缘体(9)的厚度。

2、根据权利要求1所述的半导体器件，其中所述导电栅极是在与所述第一侧相邻的沟槽(11)的上部分，并且所述导电场板(8)与所述导电栅极(6)相邻。

3、根据权利要求1或2所述的半导体器件，其中所述场板绝缘层(15)的厚度在大约50至800nm的范围内。

4、根据前述权利要求中任一项所述的半导体器件，其中所述导电栅极(6)延伸到距离所述第一主表面(3)这样的深度，所述深度基本上等于所述本体区(7)距离所述第一主表面(3)的深度。

5、根据前述权利要求中任一项所述的半导体器件，其中所述第二杂质掺杂区域(4a)与所述沟槽(11)间隔开。

6、根据权利要求5所述的半导体器件，其中所述第二杂质掺杂区域(4a)通过填充有绝缘材料的另外沟槽(51)与所述沟槽(11)间隔开，所述另外沟槽具有小于所述沟槽(11)深度的深度。

7、根据前述权利要求中任一项所述的半导体器件，其中所述沟槽的第二侧上的场板绝缘层(15)的厚度大于所述沟槽的第一侧上的场板绝缘层(15)的厚度。

8、根据前述权利要求中任一项所述的半导体器件，还包括辅助导电栅极(66；6)，所述辅助导电栅极(66；6)与远离所述导电栅极(66；6)的一侧处的本体区相邻并且绝缘。

9、一种制造半导体器件的方法，包括：

在半导体衬底(1)的第一主表面(3)中形成沟槽(11)，所述沟槽(11)具有第一和第二相对侧；

用具有第一厚度的第一绝缘层(15)为所述沟槽(11)加衬里；

用导电材料(17)填充所述沟槽(11)；

在所述沟槽(11)的各自第一和第二侧处与第一主表面(3)相邻地形成第一导电类型(11)的第一和第二杂质掺杂区域(4a，4b)；

仅在所述沟槽(11)的第一侧上形成具有与第一导电类型相反的第二导电类型的本体区(7)，所述本体区延伸到距离第一主表面(3)的第一预定深度；

形成子沟槽(25)，所述子沟槽(25)延伸到距离第一主表面(3)的第二预定深度，并且具有与所述本体区(7)相邻的第一侧壁；

用具有第二厚度的第二绝缘层(29)为子沟槽(25)的第一侧壁加衬里，所述第二厚度基本上小于所述第一厚度；以及

用导电材料(33)填充所述子沟槽(25)。

10、根据权利要求9所述的方法，其中通过仅从所述沟槽的第一侧去除第一绝缘层(15)的一部分，在所述沟槽(11)内形成子沟槽(25)，其中所述子沟槽的第一侧壁位于所述沟槽(11)的第一侧，并且第二侧壁与所述导电材料(17)相邻。

11、根据权利要求10或11所述的方法，其中所述第二预定深度基本上与所述第一预定深度相同。

12、根据权利要求9、10或11所述的方法，其中在形成所述子沟槽(25)的步骤之前执行形成所述本体区(7)的步骤。

13、一种制造功率集成电路的方法，所述功率集成电路包括功率器件和至少一个其它的半导体器件，所述方法使用根据权利要求9至12中任一项所述的方法。