[发明专利]介电瓷组合物和电子部件

说明书

技术领域

本发明涉及介电瓷组合物，例如钛酸钡系介电瓷组合物，该组合物适合用于制造使用低温共烧陶瓷(LTCC)材料的陶瓷多层基板或层叠型的压电元件。 

背景技术

近年，通过将安装于陶瓷基板表面的电容或电感器等受动部件内置于陶瓷多层基板，以实现电子设备的小型化和高密度化。为了制作这样的陶瓷多层基板，利用刮板法将由介电瓷组合物与有机溶剂的混合浆料制作成生片，将其干燥后，在该生片上面印刷配线导体。并且，将与前述同样的介电瓷组合物的生片进行层叠，制成层叠物，同时烧成。 

这样的陶瓷多层基板为了能高速地进行高性能的信号处理，而使用比电阻小的Ag或Cu来作为配线导体。因此，正在开发在比Ag的熔点962℃和Cu熔点1084℃低的温度下，可与它们同时烧成的各种陶瓷材料。 

可是，上述陶瓷多层基板为了抑制杂散电容或配线间的耦合电容等，通常适合使用介电率为10以下的材料，另一方面，在陶瓷多层基板内部形成电容时，优选构成电容的陶瓷的介电率高。 

钛酸钡系的介电瓷组合物通常介电率高，可能在陶瓷多层基板内部形成高容量的电容。但是，烧结温度高，需要1150～1200℃以上，所以，不能使用Ag或Cu作为同时烧成的配线导体。因此，需要可在1000℃以下的温度烧结的、具有实用的介电率和介电损耗的钛酸钡系的介电瓷组合物。 

另一方面，用作压电元件时，以往一直使用的PZT含有作为环境负荷物质的铅，因此，需要开发无铅组成的压电材料，钛酸钡系陶瓷组合物作为其备选而引人注意。 

另外，利用刮板法形成生片，用作层叠型的压电元件时，对可以抑制高价的Pt或Pd的使用的低温烧结技术的开发是很重要的，但是，公开的无铅系压电陶瓷组合物的烧成温度需要在1000℃以上。

对于钛酸钡系的介电瓷组合物，已知有各种在先文献。在日本特开平5-120915号公报中，记载了为了可以低温烧成而添加铅。 

在日本特开昭54-53300号公报中，记载了添加氧化铜和氧化铋。 

在日本特开昭61-251561号公报中，记载了添加氧化铜。 

此外，在日本特开2001-143955号公报、日本特开2000-226255号公报、日本特开2000-264724号公报、日本特开2003-335575号公报中，公开了钛酸钡系的介电瓷组合物。 

另外，无铅系的压电陶瓷组合物，在例如日本特开平11-228226号公报、日本特开平11-228228号公报、日本特开平10-297969号公报、日本特许2942535号公报、日本特开平11-29356号公报、日本特开2002-160967号公报、日本特开2002-265262号公报中有所记载。 

发明内容

但是，在以往技术中，例如铅是必须的，因此，从铅的环境负荷的角度考虑而不优选。或者，即使可以低温烧结，但得到的介电瓷组合物的电气特性低，例如，介电率为1000以下，而且介电损耗也具有变大的倾向，并不是很实用。另外，不含铅、在1000℃以下的低温可以致密地烧结的压电性陶瓷材料，到现在为止还没有提供。 

本发明的课题是提供一种在1000℃以下的温度可烧结的、新型的钛酸钡系的介电陶瓷组合物。 

本发明涉及介电瓷组合物，其特征在于，具有的组成中含有：100重量份的钛酸钡系介电体以及副成分，所述的副成分为合计4～10重量份的从由CuO、ZnO和MgO构成的组中选出的至少一种与Bi₂O₃，从由CuO、ZnO和MgO构成的组中选出的至少一种的合计量与Bi₂O₃的摩尔比在1.5:1.0～1.0:5.0的范围。 

另外，本发明涉及含有该介电陶瓷组合物的电子部件。 

根据本发明，可以提供在1000℃以下的温度可烧结的钛酸钡系的介电陶瓷组合物。而且，该介电陶瓷组合物不需要含有铅这样的对环境产生过度负担的成分，并且，也不需要添加用于降低烧结温度的玻璃成分，是突破性的组合物。 

通过利用本发明的介电瓷组合物，可以将由银等烧结温度比较低的金属构 成的导电膜，与介电瓷组合物同时烧成，这样，可以提供以往难以制造的各种电子部件。从这一点来看，本发明在工业上的优点极大。 

附图说明