[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

多个子存储器阵列，分别具有包含单元晶体管的多个存储单元和子位线；

主位线；以及

位线连接晶体管，将上述子位线选择性地连接到上述主位线上，

其特征在于：

上述子存储器阵列被配置成子位线沿着上述主位线而依次排列，并且，

上述单元晶体管和位线连接晶体管被配置成以预定数量单位重复相同的图形。

2.根据权利要求1所述的半导体存储器件，其特征在于：

上述存储单元还具有经由上述单元晶体管而连接到子位线上的电容器，并且，

上述单元晶体管和位线连接晶体管由MOS晶体管构成。

3.根据权利要求2所述的半导体存储器件，其特征在于：

上述MOS晶体管的栅电极、源电极以及漏电极具有硅化物结构。

4.根据权利要求2所述的半导体存储器件，其特征在于：

上述单元晶体管和位线连接晶体管相邻而配置，并且，

共用形成一方的源电极或漏电极和另一方的源电极或者漏电极。

5.根据权利要求2所述的半导体存储器件，其特征在于：

还包括多组上述主位线和多个子存储器阵列的组，

并且还包括：

与上述主位线交叉的方向的单元晶体管控制信号线，该控制信号线分别连接有各组子存储器阵列中的相互对应的各单元晶体管的栅电极；以及

与上述主位线交叉的方向的位线连接晶体管控制信号线，该控制信号线分别连接有各组子存储器阵列中的相互对应的各位线连接晶体管的栅电极，其中，

上述单元晶体管和位线连接晶体管与上述主位线和单元晶体管控制信号线或位线连接晶体管控制信号线的交叉位置对应，并且被配置在交错状的位置上。

6.根据权利要求5所述的半导体存储器件，其特征在于：

上述各组内的多个子存储器阵列中相互相邻的第一子存储器阵列和第二子存储器阵列中的位线连接晶体管分别被配置在第一子存储器阵列和第二子存储器阵列的边界部的、与另一方的子存储器阵列的位线连接晶体管相互相邻的位置上，并且在相互线对称的位置上。

7.根据权利要求6所述的半导体存储器件，其特征在于：

上述与另一方的子存储器阵列的位线连接晶体管相互相邻的位线连接晶体管的一部分以预定的第一距离进行配置，其他部分以比上述第一距离长的第二距离进行配置，并且，

共用形成以上述第一距离相邻而配置的位线连接晶体管的源电极或者漏电极。

8.根据权利要求7所述的半导体存储器件，其特征在于：

上述连接有单元晶体管的栅电极的单元晶体管控制信号线在多个位置与单元晶体管的强化布线连接，

上述第一位线连接晶体管的第一位线连接晶体管控制信号线和上述第二位线连接晶体管的第二位线连接晶体管控制信号线，在多个位置与公共的位线连接晶体管强化布线相连接。

9.根据权利要求8所述的半导体存储器件，其特征在于：

上述单元晶体管强化布线和上述位线连接晶体管强化布线形成在相同的布线层上，并且，

上述位线连接晶体管强化布线的布线宽度比上述单元晶体管强化布线的布线宽度宽。

10.根据权利要求8所述的半导体存储器件，其特征在于：

上述单元晶体管控制信号线、单元晶体管强化布线、以及位线连接晶体管强化布线形成在与上述主位线和子位线成直角的方向上，并且，上述子位线由第一层金属布线形成，

上述主位线由比第一层上层的第二层金属布线形成，

上述单元晶体管强化布线和位线连接晶体管强化布线由比第二层上层的第三层金属布线形成。

11.根据权利要求8所述的半导体存储器件，其特征在于，

还包括：

单元晶体管驱动电路，该电路具有由CMOS电路构成的输出电路，并且驱动上述单元晶体管控制信号线；以及

位线连接晶体管驱动电路，该电路具有由CMOS电路构成的输出电路，并且驱动上述位线连接晶体管，其中，

上述位线连接晶体管驱动电路的驱动能力为单元晶体管驱动电路的驱动能力的2倍以上4倍以下。