[发明专利]写入和配置闪速存储器

说明书

背景技术

非易失性存储器设备通常包括MOS晶体管或“胞元”阵列，所 述MOS晶体管或“胞元”具有被设计成即使在设备缺少电力时也能 通过俘获或存储电荷来保持数字值的特定栅极结构。电可擦除可编程 只读(EEPROM)存储器设备和闪速EEPROM设备(“闪存”)是 非易失性存储器设备的两个示例。本申请所使用的“EEPROM”涉及 通常在字节级别来可编程和可擦除的设备，而“闪存”涉及通常是按 照大于一个字节的扇区来可编程和可擦除的设备。

闪存设备中的存储器胞元通常按照被称为“页”的块来布置。每 个页可以存储许多字节的数据。例如，256千字节(K)闪存设备可以 布置为1024个页，其中每个页存储256个字节的数据。作为另一个示 例，256K闪存设备可以布置为512个页，其中每个页存储512个字节 的数据。页中的字节可以是独立可寻址的，或者他们可以组织为较大 的字(例如，2个字节的字、4个字节的字等等)。闪存设备中的存储 器胞元通常是在页的级别来编程或者擦除的。也就是说，整页中的数 据可以被同时擦除，而不是以逐个字节的方式。同样，闪存的整页可 以通过易失性页缓冲区的使用而被同时编程。

在一些传统的闪存结构中，易失性页缓冲区通常具有与非易失性 闪速存储器的单个页相同的容量。例如，布置为每页256个字节的闪 存设备通常将会具有256个字节的页缓冲区。为了将数据写至闪存设 备，可以首先将数据写至页缓冲区。当页缓冲区被填充并且闪速存储 器的一个页被指定时，整个页缓冲区可以被写入闪速存储器的指定页。 页缓冲区接着可以被擦除、重新填充并且写入闪速存储器的另一个页。 因为闪速存储器通常是每次写入一个页，所以应当以与闪速存储器的 内部页结构(页的数目、每页的字节和字的大小)相兼容的方式写入 数据。

闪速存储器可以包括在独立的存储器芯片中，或者其可以嵌入在 不仅仅是提供存储数据的功能的芯片中。例如，闪速存储器可以包括 在具有处理单元、寄存器、嵌入式存储器、外围设备和各种接口端口 的微控制器中。独立的闪速存储器芯片或者具有嵌入式闪速存储器的 设备可以是较大电路的一部分，该较大电路包括，例如，印刷电路板 (PCB)和各种其它电气元件。闪速存储器裸片(die)还可以和组成 “片上系统”(SOC)的其它裸片一起被包括在一个封装中。

在闪速存储器的制造期间，电荷可能在单个存储器胞元中积聚。 为了针对使用而初始配置闪速存储器设备，该闪速存储器设备可以经 受配置过程以耗散所积聚的电荷并且“重置”闪速存储器设备的每个 胞元为初始、可预测的状态，其中可以写入和读回逻辑值“0”和“1”， 而值之间具有足够的内部电压裕度。一种初始配置闪速存储器设备的 方法是交替地擦除和写入图案至闪速存储器设备的每个页。这个序列 可以重复多次。

在PCB级别或者裸片级别，各种元件，包括闪速存储器，可以 在制造过程之后被测试或者配置。测试或者配置PCB或者裸片可以包 括设备上各种引脚或者裸片上各种接线(“网络”)的直接电刺激以 验证连通性或者功能性。PCB或者裸片的测试或者配置还可以包括专 用电路的使用。例如，裸片的一部分的元件可以通过使用边界扫描测 试协议(诸如由联合测试行动组(JTAG)开发的并且在IEEE标准 1149.1和1149.1A中描述的协议)来测试或者配置。

为了促进使用边界扫描资源的边界扫描测试和配置，裸片的一部 分或者PCB上的各种元件可以从测试访问端口(TAP)来访问并且串 联至测试访问端口，其可以传递由边界扫描协议使用的某些串行信号。 所述信号可以包括，例如时钟信号、模式信号、串行输入和串行输出 (例如，“TCLK”、“TMS”、“TDI”和“TDO”)。通过经由 模式信号串行移入测试命令或者配置数据，以及经由串行输入来串行 移入测试图案或者编程数据，适当的边界扫描协议可以促进元件之间 连通性、裸片上网络的完整性或者某些功能的测试；或者边界扫描协 议可以配置存储器或者一些其它可配置设备。

发明内容