[发明专利]增加固态存储器的写循环的方法和系统

说明书

技术领域

本发明涉及增加固态存储器的写循环的方法和系统，更具体而不是排除性地，涉及增加固态非易失性存储器的写循环的方法和系统。

背景技术

很多年来，海量存储应用一直被硬盘驱动器和磁带存储介质垄断。现在，它们正受到固态、非易失性存储器的挑战。就其能够执行的处理而言，固态非易失性存储器已变得更加先进，具有更高的容量和更低的制造成本。使用这种存储器的更多应用正在被经常地识别。但是，这种存储器存在限制。写或编程循环次数(cycle times)大大减少，并且芯片尺寸(die size)被减少到单元尺寸(cell size)，例如50nm。这导致写循环减少。照此，存储器将更快地发生故障。尤其对于NAND闪存中的多层单元更是如此。照此，它们对于例如要求频繁且大量写循环的海量存储应用的适用性大大降低。这是对内建和外部存储器而言。

发明内容

根据示例性方面，提供了一种减少大量对固态非易失性存储器的写循环的方法，所述方法包括：

将至少一个文件从所述固态非易失性存储器上传到计算机的存储缓冲器；

使用所述计算机的处理器来处理所述存储缓冲器中的所述至少一个文件；

一旦终结所述处理，就将处理过的至少一个文件写入所述固态非易失性存储器。

根据另一示例性方面，提供了一种用于减少大量对固态非易失性存储器的写循环的系统，所述系统包括：

能够从所述固态非易失性存储器被上传到计算机的存储缓冲器中的至少一个文件；

所述至少一个文件在所述存储缓冲器中使用所述计算机的处理器来处理；

一旦终结所述处理，处理过的至少一个文件就被写入所述固态非易失性存储器。

对于上述两个方面，处理的完成可以是至少下述一种情况：当整个过程完成时；当用户关闭文件时；当“保存”图标被选择并激励时；以及，预定的或用户选择的时段过后。在处理终结后并且在写所述处理过的至少一个文件之前，可以进行纠错。纠错可以在存储缓冲器和/或固态非易失性存储器中进行。固态非易失性存储器可以内建在计算机中并且可以通过微控制器操作地连接到处理器上，或者可以是具有微控制器的外部设备。外部设备在操作上可连接到计算机。固态非易失性存储器可以是NAND闪存并且可以具有从单个单元和/或多层单元中选择的单元结构。存储缓冲器可包含RAM、NAND闪存和硬盘驱动器中的至少一个。处理过的至少一个文件被写入固态非易失性存储器后，所述至少文件可以从存储缓冲器中删除。

根据本发明的另一示例性方面，提供了可以在处理器上操作的软件设置，所述软件设置包括将处理器配置成执行一个或多个功能以执行上述方法的计算机程序。

附图说明

现在将通过一些非限制性实施例来进行描述，该描述参考所附示意性图示。在附图中：

图1是示例性实施例的部分剖视的示意性透视图；

图2是图示出示例性实施例的可能设置的框图；并且

图3是用于示例性实施例的操作的流程图。

具体实施方式

如图1所示，计算机100具有监视器102、键盘104和鼠标106。可以使用其他外围设备(未示出)。作为替代，计算机100可以是膝上电脑、笔记本或平板计算机，或PDA。计算机100可具有内建的固态非易失性存储器108和/或含有固态非易失性存储器的外部设备200。固态非易失性存储器例如可以是NAND闪存。它可以是单个单元结构和/或多层单元结构。

图2示出示例性框图。这里，计算机100具有中央处理单元110和存储缓冲器112。存储缓冲器112可以与CPU 110分开，但操作地连接到CPU 110；或者可以与CPU 110成一个整体。

固态非易失性存储器108、200具有微控制器202和多个操作地连接到微控制器202的存储器芯片204。存储器芯片204的数目和尺寸无关紧要。对于内建存储器108，微控制器202将通过任何适当接口操作地连接到CPU 110，所述接口包括但不限于：ATA、SATA或IDE。对于外部存储设备200，微控制器202将操作地连接到连接器206和连接器驱动器(未示出)，例如USB连接器206和驱动器；并且CPU 110将操作地连接到端口114，例如USB端口。当连接器206接入端口114时，微控制器202操作地连接到CPU 110。