[发明专利]具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器

说明书

技术领域

本发明大体上涉及信息处理领域，更具体地，涉及一种信号处理系统和方法，用于利用量化器输出预测来减少Δ-∑调制器模拟-数字比较器中的比较器。 

背景技术

许多信号处理系统包括Δ-∑调制器以将输入信号量化为一位或多位。Δ-∑调制器以高采样率和噪声整形交换量化误差的形式来平衡增加的噪声。一般地，也用作其他可互换的术语来指代“Δ-∑调制器”，诸如“∑-Δ调制器”、“Δ-∑转换器”、“∑-Δ转换器”、以及“噪声整形器”。 

图1示出了模拟-数字转换器(ADC)Δ-∑调制器100，其接收模拟输入信号x(t)并将输入信号x(t)转换成一组低分辨率的数字输出脉冲q(n)，此处t代表连续时间变量而n表示离散时间变量。通常，Δ-∑调制器100对当前输入信号x(t)和之前量化器输出信号的模拟形式(即，q(t-1))之差进行量化。在Δ-∑调制器100的反馈环中，数字到模拟转换器(DAC)108将每个延迟(z^-1)输出信号q(n-1)转换成模拟信号q(t-1)。Δ-∑调制器100的反馈环也包括动态元件匹配106以校正DAC 108信号q(n-1)中的非线性。 

噪声整形环路滤波器102对输入信号x(t)和延迟输出信号q(t-1)之差进行处理以产生环路滤波器输出信号/量化器输入信号V_LF。在Δ-Σ调制器运行的每个输出周期内，量化器104对信号V_LF进行量化以产生输出信号q(n)，通常以数字数据的形式。当环路滤波器102是连续时间滤波器时，量化器104代表在重复采样率(诸如64:1的比率)下运行的相对低精度的ADC转换器。量化器104可以提供多位或1位输出量化级别。量化级别步长Δ代表每个量化级别之差。1位量化器仅有两个级别指定为{-Δ/2，Δ/2}或{-1，1}的量化级别。Shreier和Temes，理解Δ-Σ信号转换器，IEEE Press，2005(文中称为“Hreier&Temes”)更加详细地描述了传统的Δ-Σ调制器。 

多位ADCΔ-Σ调制器表现出优于单一位ADCΔ-Σ调制器的一些众所周知的优势，诸如降低了量化噪声。然而，量化器设计一直是Δ-Σ调制器设计者面临的重大挑战之一。 

图2示出了闪存型量化器200，其代表量化器104的一个实施例。量化器200包括r个比较器202.0-202.r-1，每个都具有连接到环路滤波器102的输出端的第一输入端以接收量化器输入信号V_LF。“r”是正整数代表Δ-Σ调制器100中比较器的数量。比较器202.0-202.r-1中的每一个都包括第二输入端以接收各自的参考电压V₀到V_r-1。将参考电压用作参考信号以对量化器的输入信号V_LF进行量化。取值为R的r-1个电阻器204.1-204.r-1的电阻器串参考梯形(resistor string reference ladder)产生至少跨越参考电阻器204.1-204.r-1的一致的电压降以产生各自的参考电压V₀到V_r-1。末端电阻器204.0和204.r具有这样的值，其可以用于定标量化级别(也称为“量化器步长”)。例如，最大量化器的阈值可以是1.2V，但可利用的参考可以是2.5V，所以电阻器204.0和204.r被设定为达到期望的范围。将+Vref到-Vref的参考电压施加到参考电阻器204.0-204.r。+/-Vref为，例如，+/-1.5伏特(V)。

比较器202.0-202.r-1中的每一个都对量化器输入信号V_LF与各自的参考电压V₀到V_r-1进行比较。当第i个参考电压V_i小于或等于环路滤波器输出/量化器输入信号V_LF时第i个比较器202.i产生逻辑0(例如0V)以及当V_i>V_LF时产生逻辑1(例如+2.5V)。只要处于量化器104运行的每个周期期间，数字编码器206就将比较器202.0-202.r-1的输出信号编码为数字(离散)输出信号q(n)。