[发明专利]高性能3D FET结构及其使用择优晶体蚀刻的形成方法

权利要求书

1.一种半导体器件，包括具有位于其上的三维半导体结构的衬底，所述三维半导体结构具有直接与所述衬底的上表面接触的底表面和不与所述衬底接触的多个附加表面，其中所述三维半导体结构的所述底表面沿第一组等价晶面中的一个晶面取向，并且所述三维半导体结构的所述多个附加表面沿不同的第二组等价晶面取向，其中所述三维半导体结构具有五边形截面。

2.根据权利要求1的半导体器件，其中所述衬底包括具有位于其上的绝缘体层的至少基础半导体衬底层。

3.根据权利要求1的半导体器件，其中所述三维半导体结构包括单晶硅，其中所述第一和第二组等价晶面选自硅的{100}、{110}和{111}面。

4.一种三维场效应晶体管，包括源极区域、漏极区域、沟道区域和栅极叠层，所述源极、漏极和沟道区域位于三维半导体结构中，所述三维半导体结构位于衬底之上并具有底表面和多个附加表面，其中所述三维半导体结构的所述底表面沿第一组等价晶面中的一个晶面取向，并且所述三维半导体结构的所述多个附加表面沿不同的第二组等价晶面取向，并且所述栅极叠层位于所述沟道区域之上并沿所述三维半导体结构的所述附加表面限定了所述三维场效应晶体管的载流子沟道，其中所述三维半导体结构具有五边形截面。

5.根据权利要求4的三维场效应晶体管，其中所述三维半导体结构包括单晶硅，其中所述第一和第二组等价晶面选自硅的{100}、{110}和{111}面。

6.一种半导体器件，包括位于衬底之上的第一和第二三维场效应晶体管，并且每一个场效应晶体管均包括源极区域、漏极区域、沟道区域和栅极叠层，所述第一三维场效应晶体管具有第一导电性类型，以及所述第二三维场效应晶体管具有相反的第二导电性类型，其中所述第一三维场效应晶体管的所述源极、漏极和沟道区域位于具有底表面和多个附加表面的第一三维半导体结构中，所述第一三维半导体结构的所述底表面沿第一组等价晶面中的一个晶面取向，所述第一三维半导体结构的所述附加表面沿不同的第二组等价晶面取向，并且所述第一三维场效应晶体管的所述栅极叠层位于其所述沟道区域之上并沿所述第一三维半导体结构的所述附加表面的限定了所述第一三维场效应晶体管的载流子沟道，并且其中所述第二三维场效应晶体管的所述源极、漏极和沟道区域位于具有均沿所述第一组等价晶面取向的底表面和多个附加表面的第二三维半导体结构中，并且所述第二三维场效应晶体管的所述栅极叠层位于其所述沟道区域之上并沿所述第二三维半导体结构的所述附加表面限定了所述第二三维场效应晶体管的载流子沟道，其中所述第一三维半导体结构具有五边形截面。

7.根据权利要求6的半导体器件，其中所述第二三维半导体结构具有矩形截面。

8.根据权利要求6的半导体器件，其中所述第一和第二三维半导体结构均包括单晶硅，并且所述第一和第二组等价晶面选自硅的{100}、{110}和{111}面。

9.根据权利要求6的半导体器件，其中所述第一三维场效应晶体管具有p型导电性，以及所述第二三维场效应晶体管具有n型导电性，所述第一和第二三维半导体结构均包括单晶硅，并且所述第一组等价晶面是硅的{100}面，以及其中所述不同的第二组等价晶面是硅的{110}面。

10.根据权利要求6的半导体器件，其中所述第一三维场效应晶体管具有n型导电性，以及所述第二三维场效应晶体管具有p型导电性，所述第一和第二三维半导体结构均包括单晶硅，所述第一组等价晶面是硅的{110}面，并且所述不同的第二组等价晶面是硅的{100}面。