[发明专利]闪存装置中漏电流及程序干扰的减少

权利要求书

1.一种程序化非挥发性内存装置的方法，该非挥发性内存装置具有设 置于虚拟接地架构中的单元阵列(302)，各单元包含对应于该阵列(302) 中的字符线(702)的栅极、形成于半导体衬底(710)中并对应于该 阵列中的位线的可选择的源极/漏极、以及形成于该半导体衬底(710) 中并对应于该阵列(302)中的位线的可选择的漏极/源极，该方法包括下 列步骤：

选择该阵列(302)中的目标单元(706)以用于程序化，其中，经由 地址译码器(304)、位线选择和控制逻辑(306)与字符线选择和控制逻辑 (308)对该阵列(302)中的目标单元(706)做选择；

施加程序化电压至对应于该目标单元(706)的该字符线(702)；

施加漏极偏压至对应于该目标单元(706)的该漏极的第一可选择 位线(BL2)；

将对应于该目标单元(706)的该源极的第二可选择位线(BL1) 接地；

在该目标单元(706)的该半导体衬底(710)处用负衬底偏压控 制位线漏电流，其中，该负衬底偏压在该第一可选择位线(BL2)下方 延伸空乏区(714)，以阻隔电子扩散于该第一可选择位线(BL2)的周 围；以及

响应该目标单元(706)的程序化阈值电压、位线漏电流容限、该 目标单元(706)的写入周期状态、该阵列(302)的写入周期状态及该非 挥发性内存装置的年限而定义、调整、和/或动态地改变该负衬底偏压。

2.如权利要求1所述的方法，进一步包括用该负衬底偏压减少相对于 该目标单元(706)共享的该字符线(702)的邻接单元(708)中的程 序干扰的影响。

3.一种验证施行于非挥发性内存装置的操作的方法，该非挥发性内存 装置具有设置于虚拟接地架构中的单元阵列(302)，各单元包含对应于 该阵列(302)中的字符线(702)的栅极、形成于半导体衬底(710)中 并对应于该阵列(302)中的位线的可选择的源极/漏极、以及形成于该衬 底(710)中并对应于该阵列(302)中的位线的可选择的漏极/源极，该 方法包括下列步骤：

施加验证电压到对应于目标单元(706)的该字符线(702)；

施加漏极偏压到对应于该目标单元(706)的该漏极的第一可选择 位线(BL2)；

将对应于该目标单元(706)的该源极的第二可选择位线(BL1) 接地；

在该目标单元(706)的该半导体衬底(710)处用负衬底偏压控 制位线漏电流；

处理传导通过该目标单元(706)的验证电流，并且比较该验证电 流与由参考内存单元所产生的参考电流；以及

施加程序化脉波或擦除脉波以更正该目标单元(706)的阈值电压 (V_T)，

其中，响应该目标单元(706)的程序化阈值电压、位线漏电流容 限、该目标单元(706)的写入周期状态、该阵列(302)的写入周期状态 及该非挥发性内存装置的年限而定义、调整、和/或动态地改变该负衬 底偏压。

4.如权利要求3所述的方法，其中，该验证电压为程序验证电压、擦 除验证电压、或软程序验证电压的其中一者。