[发明专利]用于擦除内存器件的方法以及多级程序化内存器件

说明书

技术领域

本发明大致系关于内存器件，且尤其关于用于擦除以及程序化双位内存器件的技术。

背景技术

闪存是为一种电子内存媒体，其可在没有操作电力的状况下保有其资料。闪存可在其有效的使用年限(对于典型的闪存器件而言，其使用年限可达到一百万次的写入循环)期间被程序化、擦除以及再程序化。闪存在一些消费者、商业以及其它应用领域中逐渐普及作为可靠、轻巧以及便宜之非挥发性内存。由于电子器件愈来愈小，故而需要增加可储存在诸如是闪存单元之集成电路内存胞(memorycell)上每单元面积的资料量。

一种传统的闪存技术是基于使用可储存两个位资料之电荷捕获介电质胞(chargetrappingdielectriccell)的内存胞。近年来，非挥发性内存设计者已设计出使用两个电荷储存区域来在单一的氮化硅层中储存电荷的内存电路。这种非挥发性内存器件是为人所熟知之双位快闪电子可擦除且可程序化只读存储器(dual-bitFlashelectricallyerasableandprogrammableread-onlymemory；EEPROM)，其可从位在加州孙尼维尔之史班逊公司(Spansion，Inc.，Sunnyvale，California)所出产之商标MIRRORBIT^TM产品取得。在这种设置中，可使用在氮化硅层的一侧上之第一电荷储存区域来储存一个位，而可使用在相同之氮化硅层的另一侧上之第二电荷储存区域来储存第二位。例如，左位以及右位可分别储存在氮化硅层之物理上不同的区域(靠近每一内存胞之左侧以及右侧区域)中。和传统EEPROM胞比较，双位内存胞可在相同尺寸的内存数组内储存两倍之多的信息。

这种双位内存胞可使用热电子注入(hotelectroninjection)技术来予以程序化。图1为在信道热电子(ChannelHotElectron；CHE)注入程序化操作(programoperation)期间之传统双位内存胞50的剖视图。内存胞50具有双位(位1，位2)架构，其系较传统EEPROM内存器件具有两倍之多的储存容量。

内存胞50包括了氧化物-氮化物-氧化物(ONO)堆栈(stack)62至64、以及配置在位在衬底54中之第一埋藏接面区域60和第二埋藏接面区域61之间的栅极68。在如所示的实作中，衬底54为P型半导体衬底54，其具有形成在衬底54内并与内存胞50自行对准的第一埋藏接面区域60和第二埋藏接面区域61。第一埋藏接面区域60和第二埋藏接面区域61各由N+半导体材料而形成。第一绝缘层62、电荷储存层64以及第二绝缘层66可使用氧化物-氮化物-氧化物(ONO)配置来加以实施。在此情况下，可持有电荷的氮化物电荷储存层64是位在两个氧化物绝缘层62、66之间。第一绝缘层62是位在衬底54之上，二氧化硅或氮化物电荷储存层64是位在第一绝缘层62之上，第二绝缘层66是位在电荷储存层64之上，以及多晶硅控制栅极68是位在第二绝缘层66之上。为了制造出可操作的内存器件，第一硅化金属接点(contact)(未显示)可配置在衬底54上，而控制栅极68则可由第二硅化金属接点(未显示)来加以覆盖。

内存胞50可储存两个资料位：由圈代表的左位(位1)，以及由圈代表的右位(位2)。实际上，内存胞50一般是对称的，因此第一埋藏接面区域60以及第二埋藏接面区域61是可相互交换的。在这一方面，第一埋藏接面区域60对于右位(位2)而言可作为源极区域，而第二埋藏接面区域61对于右位(位2)而言可作为汲极区域。相反地，第二埋藏接面区域61对于左位(位1)而言可作为源极区域，而第一埋藏接面区域60对于左位(位2)而言可作为汲极区域。阈值电压存在于控制栅极66和衬底54之间，以避免在器件运作期间的泄漏(leakage)。