[发明专利]多处理系统以及执行多个数据处理任务的方法

说明书

技术领域

本发明涉及一种多处理系统以及一种执行多个数据处理任务的 方法，所述数据处理任务在任务执行期间竞争资源。

背景技术

多任务数据处理系统在不同的处理器上同时执行多个任务。当这 些处理器共享诸如通向主存储器的访问端口之类的资源时，不同任务 的指令可以请求同时访问相同的资源。例如，当不同的任务试图在主 存储器中加载或存储数据时，每次仅可以处理一个任务的加载或存储。 这意味着其他任务必须停延(stall)，直到可以处理它们的加载或存储。 当多个任务同时试图访问相同的总线或相同的外围设备等等时，类似 的冲突可能会出现。

这些冲突可能使数据处理系统的实时性能变得不可预测。当没有 预先知道同时被执行的任务的组合时，无法预先确定由于访问冲突而 会使任务的完成延迟多少。因此，例如在音频/视频系统中，这可能意 味着声音信号中出现杂音(hick-up)，或视频信号定格(freeze)。

由仲裁电路解决冲突，当多个彼此冲突的访问请求待处理时，该 仲裁电路确定首先处理哪个请求。已知许多仲裁方案，用于选择被获 准首先访问的任务。多个仲裁方案基于向任务的优先级分配。在简单 的、基于优先级的仲裁方案中，具有最高优先级的请求任务首先访问。 在较复杂的、基于优先级的仲裁方案中，具有较低优先级的请求任务 也可能首先访问，但频率比更高优先级任务要低。向任务的优先级分 配一般是静态的，必须满足预定时限的任务(例如实时任务)比不必 满足时限的任务被给予更高的优先级。

在竞争主存储器访问权的情况下，减少访问冲突的另一种方法是 使用高速缓存。通过在为各个任务保留的高速缓存中存储来自主存储 器的信息副本，可以减少冲突的数量。然而，无法完全避免冲突，这 是因为如果信息不存在于高速缓存中，则必须将信息从主存储器加载 进高速缓存中，且/或必须将写数据复制到主存储器。当必须加载数据 时，任务必须停延，直到已从主存储器读取数据为止。

美国专利申请2001/0049769描述了一种指令预取方案，该方案在 任务的执行之前，将指令加载进高速缓存中。该预取方案使用“时间 宽限”来确定对主程序存储器的访问请求之间的仲裁的优先级。该时 间宽限代表期望时间与实际时间之差，该期望时间是：期望执行不同 任务的预取指令的时间。当发布针对指令的预取请求时，高速缓存在 预取请求中包括期望时间，且仲裁器首先授权具有最小时间宽限的预 取请求。因此，最小化了以下风险：在高速缓存中，由于指令不可用， 任务必须停延。

然而，美国专利申请2001/0049769所提出的方案仅针对指令预 取，没有处理任务指令的数据预取或写入所引起的更加不可预测的冲 突。该方案需要对未来指令的执行时间的预测，通过该预测，可以确 定时间宽限。此外，美国专利申请2001/0049769仅设法避免停延 (stall)。该申请没有处理多任务，也没有考虑所述停延是否与不同任 务的实时时限实际相关。例如，如果在多任务中使用美国专利申请 2001/0049769的机制，则不管在停延之后是否可以满足任务的时限， 都试图避免每个任务停延，可能的影响是：不能保证在以不满足时限 的另一个任务的停延为代价时，能够避免一个任务的停延，其中该停 延不会使满足时限变得不可能。

发明内容

本发明的目的是提高多处理环境中的任务达到它们的时限的可靠 性。

本发明的目的是提高在执行非预定任务组合期间多处理系统的实 时性能的可靠性。

本发明的目的是提供在多处理系统中同时执行的不同任务的指令 对共享资源的访问请求之间的仲裁机制。

提供了根据权利要求1所述的多处理器电路，这里，对处理元件 对共享资源的访问请求之间的冲突进行仲裁。该共享资源可以是：例 如，共享存储器、通信总线、外围设备等等。优先级设置电路设置每 个处理元件的优先级。每个处理元件在连续的指令周期中执行一系列 指令，以执行各自的任务。根据所测量的、执行由处理元件执行的任 务的一系列指令的进展速度指示，来设置不同处理元件的相对优先级。 在进展速度越低的情况下，可以使用越高的优先级。