[发明专利]多处理器网关有效
申请号: | 200780018647.5 | 申请日: | 2007-04-17 |
公开(公告)号: | CN101449253A | 公开(公告)日: | 2009-06-03 |
发明(设计)人: | M·伊勒;J·陶布;T·洛伦茨;S·布利克 | 申请(专利权)人: | 罗伯特.博世有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 卢 江;刘春元 |
地址: | 德国斯*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理器 网关 | ||
1.一种多处理器网关,用于多个以数据包方式传输数据的串行总 线(3),其中多处理器网关(1)具有:
多个分别被设置用于连接串行总线(3)的通信组件(2);
多个用于处理数据的处理器(4),所述数据被逐字地通过附属于 各个处理器(4)的内部系统总线(5)在处理器(4)和通信组件(2) 之间传输;
其中将多处理器网关(1)的内部系统总线(5)连接到通信组件 (2)上,所述通信组件(2)对于每个系统总线(5)分别具有附属的 接口单元(2A,2B);
其中每个处理器(4)通过其附属的系统总线(5)和通信组件(2) 上附属于系统总线的接口单元,与其他处理器(4)无关地和连接到通 信组件(2)上的串行总线(3)没有等待时间地交换数据,
其中每个通信组件(2)具有多个分别连接到多处理器网关(1) 的附属系统总线(5-1,5-2)上的接口单元(2A,2B),以及
其中每个接口单元(2A,2B)与至少一个暂存消息的附属缓冲存储 器(2F,2G)连接,同时将数据字(DW)通过多个系统总线(5-1,5-2) 及其附属的接口单元(2A,2B)同时没有等待时间地传出和传入接口单 元的缓冲存储器(2F,2G)。
2.如权利要求1所述的多处理器网关,其中每个通信组件(2)还 具有:
连接到串行总线(3)上的通信协议单元(2C),用于在数据包(DP) 和分别由多个数据字(DW)组成的消息(MSG)之间进行转换;
消息中继传输单元(2D),用于在至少一个消息存储器(2E)和 通信协议单元(2C)以及缓冲存储器(2F,2G)之间中继传输消息(SMG)。
3.如权利要求1所述的多处理器网关,其中所述串行总线(3)是 以太网总线。
4.如权利要求1所述的多处理器网关,其中所述串行总线(3)是 现场总线。
5.如权利要求4所述的多处理器网关,其中所述现场总线是CAN 总线。
6.如权利要求4所述的多处理器网关,其中所述现场总线是 FlexRay总线。
7.如权利要求4所述的多处理器网关,其中所述现场总线是MOST 总线。
8.如权利要求4所述的多处理器网关,其中所述现场总线是LIN 总线。
9.如权利要求1所述的多处理器网关,其中每个处理器(4)构成 其附属系统总线(5)的总线主机。
10.如权利要求1所述的多处理器网关,其中通信组件(2)构成 系统总线(5)的从单元。
11.如权利要求1所述的多处理器网关,其中每个系统总线(5) 具有数据总线,地址总线和控制总线。
12.如权利要求1所述的多处理器网关,其中将连接到系统总线(5) 上的处理单元(4-1)构建为控制连接到通信组件(2)上的串行总线 (3)之间数据传送的处理器。
13.如权利要求1所述的多处理器网关,其中将连接到系统总线(5) 上的处理单元(4-1)构建为控制连接到通信组件(2)上的串行总线 (3)之间数据传送的协处理器。
14.如权利要求1所述的多处理器网关,其中将连接到系统总线(5) 上的处理单元(4-1)构建为控制连接到通信组件(2)上的串行总线 (3)之间数据传送的有限状态机。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于罗伯特.博世有限公司,未经罗伯特.博世有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780018647.5/1.html,转载请声明来源钻瓜专利网。