[发明专利]滑动窗口、基于区块的分支目标地址高速缓冲存储器

权利要求书

1.一种在处理器中处理分支指令的方法，其包括：

将分支目标地址高速缓冲存储器BTAC条目存储在BTAC中，当且仅当区块包含 已被评估为采取的至少一个分支指令时，所述BTAC条目与存储在一指令高速缓冲 存储器I-cache中的一个或多个I-cache线中的两个或更多个指令的区块相关联，所 述BTAC条目具有包含所述区块中的始于I-cache线中的任意全指令地址的第一指 令的全指令地址的标签字段；以及

在获取指令区块时，存取所述BTAC以确定指令的对应区块中的指令是否为经采 取的分支指令；

其中每一BTAC条目包含所述对应区块内的哪个指令是经采取的分支指令的指示 符；

其中第一BTAC条目与包含第一和第二经采取的分支指令的第一指令区块相关 联，所述第一BTAC条目存储所述第一经采取的分支指令的分支目标地址BTA，与 包含所述第二经采取的分支指令的第二指令区块相关联的第二BTAC条目存储所述 第二经采取的分支指令的分支目标地址BTA。

2.根据权利要求1所述的方法，其进一步包括在每一BTAC条目中存储所述对应区块 内的经采取的分支指令的分支目标地址BTA。

3.根据权利要求2所述的方法，其进一步包括，在存取所述BTAC后，从所述BTA获 取指令。

4.根据权利要求1所述的方法，其中对于至少一个BTAC条目，所述区块中的所述第 一指令是指令高速缓冲存储器线中的第一指令。

5.根据权利要求1所述的方法，其中对于至少一个BTAC条目，所述区块中的所述第 一指令的全指令地址是分支指令的分支目标地址。

6.根据权利要求1所述的方法，其进一步包括：

确定从所述区块获取的至少一个分支指令是否评估为经采取的；

确定所述区块内的所述第一指令的所述全指令地址在所述BTAC的标签中是否唯 一；以及

对应于从所述区块获取的被评估为采取的至少一个分支指令和在所述BTAC的标 签中唯一的所述区块内的所述第一指令的全指令地址来创建BTAC条目，所述 BTAC条目具有包含所述第一指令的全指令地址的标签字段，其中所述第一指令位 于一I-cache线内的任意全指令地址。

7.根据权利要求6所述的方法，其进一步包括：

保留从所述至少一个分支指令的分支指令地址到所述第一指令的所述全指令地址 的负偏移。

8.根据权利要求1所述的方法，其进一步包括：

确定与所述BTAC条目相关联的分支目标地址BTA不同于存储在现有的BTAC条 目中的BTA；以及

更新现有的BTAC条目。

9.一种处理器，其包括：

分支目标地址高速缓冲存储器BTAC，其存储多个BTAC条目，当且仅当区块包 含已被评估为采取的至少一个分支指令时，每一BTAC条目与存储在一指令高速缓 冲存储器I-cache中的一个或多个I-cache线中的两个或更多个指令的区块相关联， 并且每一BTAC条目具有包含所述区块中的始于I-cache线中的任意全指令地址的 第一指令的全指令地址的标签字段；以及

指令执行管线，其操作以在获取指令区块时使用指令地址来标引所述BTAC；

其中每一BTAC条目包含所述相关联的指令区块内的哪个指令是经采取的分支指 令的指示符，每一BTAC条目包含所述相关联的指令区块内的经采取的分支指令的 分支目标地址BTA。

10.根据权利要求9所述的处理器，其进一步包括：

分支预测逻辑，其确定所述区块中的所述第一指令的所述全指令地址在所述 BTAC中的任意标签中是否唯一，以及创建具有包含所述第一指令的所述全指令地 址的标签字段，其中所述第一指令位于I-cache线中的任意全指令地址。