[发明专利]在晶体管器件中利用反向短沟道效应的装置和方法

权利要求书

1.一种晶体管电路，其包括：

并联的第一和第二晶体管，它们具有相同的作为晶体管沟道长度函数的阈值电压曲线；

所述第一晶体管被配置为具有第一晶体管沟道长度，所述第一晶体管沟道长度与由反向短沟道效应引起的阈值电压曲线中的阈值电压峰值相匹配；和

所述第二晶体管被配置为具有大于所述第一沟道长度的第二晶体管沟道长度，使得第二晶体管的阈值电压低于第一晶体管的阈值电压，因此改善晶体管电路在给定操作条件范围上的线性。

2.根据权利要求1所述的晶体管电路，其中第二晶体管沟道长度被配置为是第一晶体管沟道长度的至少两倍。

3.根据权利要求1所述的晶体管电路，其中第二晶体管沟道长度被配置为是第一晶体管沟道长度的至少三倍。

4.根据权利要求1所述的晶体管电路，其中晶体管电路在金属氧化物半导体MOS工艺中实现，并且其中第一晶体管沟道长度为0.1μm，第二晶体管沟道长度大于0.1μm。

5.根据权利要求1所述的晶体管电路，其中第二晶体管沟道长度在0.3μm到0.6μm的范围内。

6.根据权利要求1所述的晶体管电路，其中第一和第二晶体管沟道长度被配置使得第一晶体管和第二晶体管之间的阈值电压之差减小所述晶体管电路的跨导上的非线性。

7.根据权利要求1所述的晶体管电路，其中第二晶体管沟道长度被设置为这样的长度，该长度使得第一和第二晶体管的阈值电压之差能平衡第一和第二晶体管的导通电流分配。 

8.根据权利要求1所述的晶体管电路，其中第一晶体管沟道的宽度被配置为使得第一晶体管沟道的面积与第二晶体管沟道的面积相匹配。

9.根据权利要求1所述的晶体管电路，其中第一晶体管包括两个或更多个被配置为具有第一晶体管沟道长度的集成电路晶体管元件，并且第二晶体管包括两个或更多个被配置为具有第二晶体管沟道长度的集成电路晶体管元件。

10.根据权利要求1所述的晶体管电路，其中所述晶体管电路包括射频混合器电路的部分。

11.根据权利要求1所述的晶体管电路，其中所述晶体管电路包括射频低噪放大器电路的部分。

12.根据权利要求1所述的晶体管电路，其中所述晶体管电路包括射频功率放大器电路的部分。

13.一种实现晶体管电路的方法，其包括：

将第一和第二晶体管以并联方式耦合，所述第一和第二晶体管具有相同的作为晶体管沟道长度函数的阈值电压曲线；

将第一晶体管配置为具有第一晶体管沟道长度，所述第一晶体管沟道长度与由反向短沟道效应引起的阈值电压曲线中的阈值电压峰值相匹配；和

将第二晶体管配置为具有大于第一晶体管沟道长度的第二晶体管沟道长度，使得第二晶体管的阈值电压低于第一晶体管的阈值电压，因此改善晶体管电路在给定操作条件范围上的线性。

14.根据权利要求13所述的方法，其中将第二晶体管配置为具有大于第一沟道长度的第二晶体管沟道长度包括：将第二晶体管沟道长度配置为是第一晶体管沟道长度的至少两倍。 

15.根据权利要求13所述的方法，其中将第二晶体管配置为具有大于第一沟道长度的第二晶体管沟道长度包括：将第二晶体管沟道长度配置为是第一晶体管沟道长度的至少三倍。

16.根据权利要求13所述的方法，其中晶体管电路在金属氧化物半导体MOS工艺中实现，并且其中配置第一晶体管包括将第一晶体管沟道长度配置为0.1μm，并且其中配置第二晶体管包括将第二晶体管沟道长度配置为大于0.1μm。

17.根据权利要求13所述的方法，其中配置第二晶体管包括将第二晶体管沟道长度配置在0.3μm到0.6μm的范围内。

18.根据权利要求13所述的方法，进一步包括配置第一和第二晶体管沟道长度，使得第一晶体管和第二晶体管之间的阈值电压之差减小所述晶体管电路的跨导上的非线性。