[发明专利]无干扰时钟信号多路复用器电路和其操作方法

权利要求书

1.一种用于降低从驱动时钟多路复用器电路的第一时钟输入信号切换到驱动所述时 钟多路复用器电路的第二时钟输入信号中的干扰的方法，其包含：

在时钟多路复用器电路中接收多个时钟输入信号的第一时钟输入信号，所述多个 时钟输入信号中的每一者分别与多个时钟选择信号中的一个相关联，其中所述时钟 选择信号指示相关联时钟输入信号是否被选择；

响应于所述时钟多路复用器电路接收所述第一时钟输入信号及所述多个时钟选 择信号中的经配置以指示所述第一时钟输入信号的选择的第一时钟选择信号而提 供来自所述时钟多路复用器电路的时钟信号输出；

响应于所述第一时钟输入信号中的低相位输入电平来确定所述时钟信号输出中 的低相位输出电平；

不考虑所述第一时钟输入信号的所述相位电平而锁定所述时钟多路复用器电路 以维持所述低相位输出电平，其中所述锁定所述时钟多路复用器电路通过响应于由 早期选择线输出的低相位电平的选择信号而锁定所述时钟多路复用器电路的一组 内部请求线来执行，其中所述一组内部请求线被用于便于来自所述多个时钟输入信 号之间的所述时钟多路复用器电路的所述时钟信号输出的变换，且其中至少只要所 述一组内部请求线保持锁定，所述时钟多路复用器电路则维持所述低相位输出电 平；

在所述时钟多路复用器电路中接收所述多个时钟输入信号的第二时钟输入信号；

确定在所述第二时钟输入信号中存在低相位输入电平；

如果所述多个时钟选择信号的第二时钟选择信号经配置指示所述第二时钟输入 信号的选择，在维持所述低相位输出电平同时且在所述第二时钟输入信号中的所述 低相位输入电平存在的期间，从基于所述被锁定的低相位输出电平提供所述时钟信 号输出切换到响应于所述第二时钟输入信号提供所述时钟信号输出，其中所述切换 步骤包括解锁所述一组内部请求线；以及

允许所述时钟多路复用器电路的所述输出在所述切换步骤后跟随所述第二时钟 输入信号的所述相位电平。

2.根据权利要求1所述的方法，其进一步包含以下步骤：针对所述锁定步骤的第一部 分将所述锁定步骤由所述早期选择线执行，且针对所述锁定步骤的第二部分将所述 锁定步骤由迟选择线执行。

3.根据权利要求1所述的方法，其进一步包含以下步骤：使用其中至少一部分独立于 所述第一时钟输入信号和所述第二时钟输入信号进行操作的电路来测试所述时钟 多路复用器电路的操作。

4.根据权利要求1所述的方法，其进一步包含以下步骤：使用第一时钟控制管线来使 所述第一时钟输入信号与所述时钟多路复用器电路相关联，以及使用第二时钟控制 管线来使所述第二时钟输入信号与所述时钟多路复用器电路相关联。

5.根据权利要求1所述的方法，其中先于与解码器电路的输出相关的采样事件，将与 在所述解码器电路接收的外部请求数值相对应的内部请求线锁定在所述第一时钟 输入信号的一个时钟周期。

6.根据权利要求4所述的方法，其进一步包含：使解码器电路与所述第一时钟控制管 线和所述第二时钟控制管线相关联。

7.根据权利要求1所述的方法，其进一步包含以下步骤：从第一锁相环电路中得到所 述第一时钟输入信号和从第二锁相环电路得到所述第二时钟输入信号。

8.根据权利要求1所述的方法，其进一步包含以下步骤：使所述时钟多路复用器电路 的所述输出与多个数字信号处理电路相关联。

9.根据权利要求1所述的方法，其进一步包含以下步骤：使所述时钟多路复用器电路 的所述输出与移动台调制解调器芯片组相关联。