[发明专利]A/D转换器及A/D转换方法

说明书

技术领域

本发明涉及一种配置为半导体集成电路的模数(A/D)转换 器，以及一种用于所述A/D转换器的方法。本发明尤其涉及一种并行 过采样算法A/D转换器及A/D转换方法。例如，本发明优选为一种装 备在车内传感器或控制微型计算机中的具有中到高精度(12到16位) 和中到高速(100K到10MHz)的A/D转换器及A/D转换方法。

背景技术

到目前为止，已经使用一种用于中精度和中速的算法A/D 转换器。该算法A/D转换器也称为“循环ADC型”。简单地说，模拟 输入信号被反复地通过比较器比较并进行乘2运算，从而在来自MSB 的指令中产生数字数据。乘2运算一般利用CMOS、电容器以及模拟 开关中的运算放大器，通过开关电容器通过信号算术运算来进行。

算法A/D转换器包括具有一个运算放大器或两个放大器的 开关电容器算术运算电路、若干比较器以及控制逻辑。由于算法A/D 转换器能够以相对较小的芯片面积实现，因此该装置在成本方面是有 利的。该类型的A/D转换器的传统的实例在例如JP-A124813/2003中 被公开。

然而，上述传统的算法A/D转换器有下列问题。即，处理 速度随着精度的提高而降低。原因如下所述。

第一，需要电容大的采样电容器。平均热噪声功率(其尺寸 是V²)由下列方程中的Vn²来表示。

Vn²＝k*T/Cs

其中，k是玻耳兹曼常数，T是绝对温度，Cs是电容器电容。这 也被称为“kT/C噪声(kT对C的噪声或kT关于C的噪声)”。事实上， 运算放大器的噪声被加到电容器噪声中。

如上所述，平均热噪声功率与电容器电容成反比。由此，为 了在抑制噪声的同时增加S/N比，必须增加采样电容。尽管取决于输 入电压的范围或运算放大器的噪声级，但是为了获得14位的精度，大 约4到8pF的相对较大的电容是必需的。采样电容器大意味着除非运 算放大器的驱动性能与电容器电容成比例增加，否则运算速度不能得 到保证。由此，配置运算放大器和偏流的各个元件的尺寸必须随着芯 片面积变大以及电流消耗变得过量这结果而增加。

输入采样电容器同样重复充电和放电操作。由此，反冲噪声 在切换时产生。反冲噪声的幅度与电容器电容成比例变大。该事实意 味着A/D转换器的前部的驱动阻抗大，反冲噪声对电路的影响大，并 且误差大。这在高精度A/D转换器中将尤其是个问题。另一方面，为 了减小信号源的阻抗，必须增加额外的放大器，这在电路成本以及功 率消耗方面是不利的。

第二，在半导体集成电路内的电容器电容的匹配精度上出现 问题。匹配精度一般约为10到12位。这是因为同一个芯片内的各个 电容器的电容由于生产差异而略微不均。由此，为了获得14位或更高 的精度，需要电容比独立算法。那类型的算法复杂并且算术运算步骤 的数量大，并且转换时间长。虽然该问题能够通过修整电容器来消除， 但是所述修整导致成本的增加。

第三，需要高增益运算放大器。获得约为14到16位的精度 所需的增益高达约20,000到80,000。而且，除高增益之外，还需要宽 输出范围和高运算速度。然而，实际问题在于设计增益太高、输出范 围宽并且运算速度高的运算放大器是困难的。该困难在电源电压低的 情况下以及在深的亚微米处理中尤其严重。

例如，在0.35μm的CMOS处理中的单级运算放大器、3V 的电源电压以及单共射共基单增益增压器的情况下，当晶体管被设计 为具有最小通道长度时，这相对于所需增益是短的，增益仅为10,000 到20,000。当使得各个晶体管的通道长度更长时，增益能够被增加。 然而，这导致了诸如芯片面积的增加以及响应速度的降低的缺点。在 这种情况下，通常在获得那个级别的增益的情况下，使用具有两级运 算放大器的电路配置，或装备额外的增益增压器。不必说该结构在成 本方面是不利的。

另一方面，由于高精度A/D转换器体系结构，因此存在 sigma-delta(以下称为“∑Δ”)调制型。∑Δ调制器可以由若干具有运算 放大器的开关电容积分器构成。另外，∑Δ调制器具有诸如特性不取决 于电容的变化、输出为0或1以及基本上为线性的优点。∑Δ调制器用 于高精度(允许16位或更多)A/D转换器。