[发明专利]CDR电路

权利要求书

1.一种CDR电路，其特征在于，所述CDR电路包括：

恢复时钟发生电路，接收第一基准时钟，并产生与输入数据同相的恢 复时钟，所述第一基准时钟具有与所述输入数据的数据速率频率相同的频 率；以及

数据写/读电路，使用所述恢复时钟作为写入时钟，写入所述输入数据， 并使用频率与所述恢复时钟相同但与所述恢复时钟异步的时钟作为读取 时钟，读出输入数据。

2.根据权利要求1所述的CDR电路，其特征在于，所述数据写/读电 路包括FIFO。

3.根据权利要求1所述的CDR电路，其特征在于，所述恢复时钟发 生电路包括：

第一VCO，产生所述恢复时钟，所述第一VCO具有根据第一频率控 制信号受到控制的振荡频率和在所述输入数据的电压转换点处受到控制 的振荡相位；以及

频率比较器，将所述第一基准时钟的频率与所述恢复时钟的频率进行 比较，并输出比较结果信号作为所述第一频率控制信号。

4.根据权利要求1所述的CDR电路，其特征在于，所述恢复时钟发 生电路包括：

第一VCO，产生所述恢复时钟，所述第一VCO具有根据第一频率控 制信号受到控制的振荡频率和在所述输入数据的电压转换点处受到控制 的振荡相位；以及

第二VCO，具有根据所述第一频率控制信号受到控制的振荡频率；以 及

第一相位比较器，将所述第一基准时钟的相位与所述第二VCO的输 出时钟的相位进行比较，并输出比较结果信号作为所述第一频率控制信 号。

5.根据权利要求3所述的CDR电路，其特征在于，所述CDR电路 还包括：

第一分频器，对第二基准时钟进行分频，并将所述第一基准时钟输入 所述频率比较器，所述第二基准时钟具有与所述输入数据的数据速率频率 相同或不同的频率；以及

第二分频器，被设置在所述第一VCO和所述频率比较器之间，对所 述恢复时钟进行分频，并将分频后的恢复时钟输出至所述频率比较器。

6.根据权利要求4所述的CDR电路，其特征在于，所述CDR电路 还包括：

第一分频器，对第二基准时钟进行分频，并将所述第一基准时钟输入 所述第一相位比较器，所述第二基准时钟具有与所述输入数据的数据速率 频率相同或不同的频率；以及

第二分频器，被设置在所述第二VCO和所述第一相位比较器之间， 对所述第二VCO的输出进行分频，并将分频后的输出输出至所述第一相 位比较器。

7.根据权利要求1所述的CDR电路，其特征在于，所述CDR电路 还包括：复位信号发生电路，检测所述输入数据中连续出现的相同符号多 于预定数量的比特，或者连续出现相同符号的时间大于预定时间，并将所 述数据写/读电路复位。

8.根据权利要求1所述的CDR电路，其特征在于，所述数据写/读电 路使用所述第一基准时钟作为读取时钟。

9.根据权利要求4所述的CDR电路，其特征在于，所述数据写/读电 路使用所述第二VCO的输出时钟作为读取时钟。

10.根据权利要求3所述的CDR电路，其特征在于，所述CDR电路 还包括：

第一分频器，对第二基准时钟进行分频，所述第二基准时钟具有与所 述输入数据的数据速率频率相同或不同的频率；

第二VCO，输出振荡频率根据第二频率控制信号受到控制的输出时 钟，作为所述数据写/读电路的读取时钟；

第二分频器，对所述第二VCO的输出时钟进行分频；以及

相位比较器，将从所述第一分频器输入的时钟的相位与从所述第二分 频器输入的时钟的相位进行比较，并输出比较结果信号作为所述第二频率 控制信号。