[发明专利]存储控制装置、存储装置及存储控制方法

说明书

技术领域

本发明涉及为了增加所使用的存储频带，在扩充了存储数据总线宽度的系统中，对于来自主机的对任意地址的存取，力求提高实效传输效率的存储控制装置、存储装置及存储控制方法。

背景技术

通常，在包括图像处理装置的信息处理设备中，为了记忆庞大的数据，而使用大容量且成本低的DRAM。尤其，近几年的图像处理装置由于针对MPEG2(Moving Picture Experts Group Phase2：活动图像压缩标准-2)和H.264等的HD(High Definition：高清晰度)图像处理，以及多信道同时处理、高画质三维图形处理等，不仅需要存储容量，而且还需要具有较高的数据传输能力(以下记述为存储频带)的DRAM。

通常，为了实现高存储频带，为一般所知的方法有：(1)提高总线的工作频率的方法；(2)加宽存储器的总线宽度的方法，或者并用方法(1)、(2)的方法等。

另一方面，一般DRAM在进行存取之际，事前需要指定进行存取的Bank(存储体)/Row(行)，并需要进行激活处理。而且，在同一存储体中改变进行存取的行的情况下，需要暂且对存取后的行进行预充电处理，并需要对重新存取的行进行激活处理。由于在这些激活处理期间和预充电处理期间中，不能对该存储体进行存取，所以在同一存储体内转换行的时候，发生不可存取期间，从而在数据总线中产生空位。于是，为了弥补此缺点，通常在DRAM存取控制中，在执行向某一特定的存储体传输数据之中，通过执行其他的存储体的激活处理、预充电处理，来掩蔽上述不可存取期间，从表面上看，进行在数据总线上能够持续数据传输的所谓存储体交错存取控制。为了使此存储体交错存取有效地发挥作用，需要其他的存储体的数据传输时间超过上述不可存取期间。

然而，为了实现高存储频带，在无论采取上述(1)、(2)的任一对应的情况下，由于针对每一单位时间的数据传输量的增加，上述不可存取期间的绝对时间不变，所以掩蔽上述不可存取期间所需要的数据传输量会增加。其结果，只要不增加其他的存储体的数据传输量，即，只要不增加每个存取的传输大小，则即使进行了上述存储体交错存取控制，由于不能充分实现上述不可存取期间的掩蔽，因此在数据总线产生空位，从而发生存取效率的降低。这意味着在屡次发生传输大小小的存取的系统中，会招致大幅度的存取效率的降低。

作为针对这个问题的以往的方法，记述在专利文献1中。图31表示此以往方法的电路结构。在此方法中，以计数器0、1的信号为基础，在指令生成单元中，通过以特定的定时将存储装置0、1进行交替时分存取，并通过以其他的装置的数据传输时间来掩蔽在单独装置发生的不可存取期间，从而实现总线的存取效率的提高。在此控制中，为了实现高存储频带，在无论采取上述(1)、(2)的任一对应的情况下，由于通过其他的装置的存取可以掩蔽以同一装置内的存储体交错存取控制无法全部掩蔽的不可存取期间，所以能够不增加每个存取的传输大小而防止存取效率的降低。这意味着即使在屡次发生传输大小小的存取的系统中，也能够抑制存取效率的降低。

专利文献1：(日本)特开平9-190376号公报

然而，在上述以往技术中，尽管利用着多个装置，但由于能够同时存取的装置为一个，因此系统能够使用的最大存储频带，被限定在一个装置所具有的存储频带中。因此，在上述以往技术中，为了增大使用存储频带，只有扩大每个装置的总线宽度，或者提高工作频率，即，只有使用更高速的DRAM(DDR、DDR2、DDR3其他)。

作为扩充总线宽度以增加数据传输频带的构成，可以考虑如图33的构成。在此存储控制装置中，最大存储频带比图31的扩大，且8字节存取和4字节存取变为可能。但是，对于传输量小的存取或在图像处理中经常使用的任意的非连续性存取，存在大量进行无用的传输的问题。

还有，DRAM的最小存取单位以“总线宽度×最小脉冲串数”来决定。在上述高速DRAM中，因为相对于SDRAM的最小脉冲串数为1，规定 DDR为2，DDR2为4，DDR3为8，所以与进行扩大总线宽度的对应同样，即使使用高速DRAM，也存在使最小存取单位增加的问题。这个所谓最小存取单位对于一次的存取，必然表示所传输的最小数据传输量，所有存取请求以此最小存取单位的整数倍而被传输。因而，此最小存取单位增大，造成对于传输量小的存取或在图像处理中经常使用的任意的非连续性存取进行多数无用的传输的情况，结果，导致实效传输效率的降低。