[发明专利]非易失性半导体存储装置及其制造方法

权利要求书

1.一种非易失性半导体存储装置，其特征在于，包括：

半导体基板；

在所述半导体基板上以相互平行的方式形成的多个下层配线；

在所述下层配线的上方以相互平行并且与该下层配线交叉的方式形成的多个上层配线；

在所述下层配线和所述上层配线之间设置的层间绝缘膜；

被埋入到在所述层间绝缘膜的所述下层配线和所述上层配线交叉的区域中形成的多个接触孔中，与所述下层配线和所述上层配线电连接的多个电阻变化层；

所述上层配线电连接所述多个电阻变化层，并且具备至少两层：由具有氢阻挡性的导电性材料构成的最下层、和比该最下层比电阻小的导电体层，所述最下层以完全地覆盖各个所述电阻变化层的上表面并且跨越该上表面的外侧的方式形成。

2.如权利要求1所述的非易失性半导体存储装置，其特征在于：

所述最下层与各个所述电阻变化层物理性接触。

3.一种非易失性半导体存储装置，其特征在于，包括：

半导体基板；和

N层层叠单位，所述N层层叠单位具备：以相互平行的方式形成于所述半导体基板上的多个下层配线；在所述下层配线的上方以相互平行并且与该下层配线交叉的方式形成的多个上层配线；设置在所述下层配线和所述上层配线之间的层间绝缘膜；以及被埋入到在所述层间绝缘膜的所述下层配线和所述上层配线交叉的区域中形成的多个接触孔中，并与所述下层配线和所述上层配线电连接的多个电阻变化层，其中，N为2以上的整数，

第(M-1)层的层叠单位的所述上层配线与第M层的层叠单位的所述下层配线共用，其中，M为2以上N以下的整数，

各个层叠单位的所述下层配线和所述上层配线相互交叉形成，在其交叉区域形成有所述接触孔，

所述上层配线电连接所述多个电阻变化层，并且具备至少两层：由具有氢阻挡性的导电性材料构成的最下层、和比该最下层比电阻小的导电体层，所述最下层以完全地覆盖各个所述电阻变化层的上表面并且跨越该上表面的外侧的方式形成。

4.如权利要求1或者权利要求3所述的非易失性半导体存储装置，其特征在于：

所述最下层以覆盖所述导电体层的侧壁面的方式形成。

5.如权利要求1或者权利要求3所述的非易失性半导体存储装置，其特征在于：

所述最下层包括Ti-Al-N、Ti-N、Ta-N、Ta-Al-N、Ta-Si-N中的至少一种。

6.如权利要求1或者权利要求3所述的非易失性半导体存储装置，其特征在于：

所述层间绝缘膜由具有氢阻挡性的绝缘性材料构成。

7.如权利要求6所述的非易失性半导体存储装置，其特征在于：

所述具有氢阻挡性的绝缘性材料，包括氮化硅和氧化氮化硅的任意一种。

8.如权利要求1或者权利要求3所述的非易失性半导体存储装置，其特征在于：

在所述接触孔的内壁面，形成有由具有氢阻挡性的绝缘性材料构成的侧壁，所述电阻变化层被埋入由所述侧壁形成的所述接触孔的内部区域。

9.如权利要求8所述的非易失性半导体存储装置，其特征在于：

所述侧壁由包括氮化硅和氧化氮化硅的任意一种的绝缘性材料构成。

10.如权利要求1或者权利要求3所述的非易失性半导体存储装置，其特征在于：

所述电阻变化层由过渡金属氧化物材料构成。

11.一种非易失性半导体存储装置的制造方法，其特征在于，包括：

在半导体基板上以相互平行的方式形成多个下层配线的下层配线形成工序；

在形成有所述下层配线的所述半导体基板上形成层间绝缘膜的层间绝缘膜形成工序；

在所述下层配线上，在所述层间绝缘膜的规定的位置形成多个接触孔的接触孔形成工序；

在所述多个接触孔中埋入形成与所述下层配线连接的多个电阻变化层的电阻变化层形成工序；和

在所述层间绝缘膜上以与所述多个电阻变化层电连接，并且与所述下层配线交叉的方式，相互平行地形成上层配线的上层配线形成工序，所述上层配线具备至少两层：由具有氢阻挡性的导电性材料构成的最下层、和比该最下层比电阻小的导电体层，并且所述最下层以完全地覆盖各个所述电阻变化层的上表面并且跨越该上表面的外侧的方式形成。