[发明专利]在具有受控界面特性和扩散尾的第Ⅳ族衬底上制造半导体器件的方法

说明书

相关申请 

本申请要求2006年8月11日提交的美国临时专利申请60/822,138的优先权，通过引用将其并入本文。 

技术领域

本发明通常涉及电子和光电子器件的外延沉积。更具体地，本发明涉及在第IV族衬底上沉积第III/V族电子和光电子器件结构。 

背景技术

在第IV族衬底上沉积用于第III/V族光电/电子器件如多结太阳能电池和发光二极管(LED)的层序列是已知的。这种器件的电子和光学性能正在被广泛研究，并且这些性能和衬底外延层界面特性之间的关联性受到极大关注。对于衬底外延层界面给予关注的原因多半是由于这些器件的性能由该界面的品质决定。 

当在第IV族衬底例如Ge上外延沉积第III/V族材料例如GaAs时，不易于形成第III和V族层的合适的原子层序列。第IV族位点(Ge原子)可结合第III族或第V族原子。实际上，第IV族衬底的某些区域会结合第III族原子，而一些其它区域会结合第V族原子。这些不同的生长区之间的边界区产生相当的结构缺陷，如反相畴(anti-phase domains)，这不利地影响器件的性能。 

为减少这些不希望事件中的一些，第IV族衬底通常是晶向偏角(off cutangle)为0-15°的斜切衬底(vicinal substrate)。这些斜切衬底提供其中原子能够与不同接合结构相附着的台面(terrace)和台阶边缘(step edge)，因此在生长工艺中提供更高级别。 

在器件例如具有在第IV族衬底上外延沉积的第III/V族化合物的太阳能电池中，经常需要通过在第IV族衬底中扩散例如第V族物质从而在第IV族衬底中产生器件本身的一部分。作为一个实例，对于太阳能电池，如果在p-型Ge衬底中扩散第V族元素，那么形成n-型区域，产生p-n结。 该p-n结变成光活性的并且可以是单一或多结太阳能电池的一部分。然而，当在通常工艺温度(500-750℃)下在Ge衬底上沉积第III/V族化合物时，化合物的第V族元素在衬底中趋于难以控制地扩散，由此使得可预期的p-n结的形成变得困难。在包括具有预先存在的p-n结的Ge衬底的情况下，例如可以是在Ge、SiGe和SiC电子电路上的异质集成第III-V族光电/电子器件的情况下，沉积覆盖第III/V族化合物可改变预先存在的p-n结的掺杂分布，导致p-n结与器件的性能低于正常标准。因此，电特性难以控制。在此情况下，获得和保持衬底p-n结的期望的掺杂分布和电特性可变得相当困难，甚至是不可能，在太阳能电池的情况下，这些电特性包括开路电压(V_oc)。此外，第IV族原子会从衬底扩散进入外延沉积的第III/V族层。因此，当没有通过使用适合的成核条件和材料来减小第IV族原子的过度扩散时，初始0.5～1μm的第III/V层序列内的层可高度掺杂有第IV族元素。第IV族原子例如Si和Ge在适中的浓度下通常是第III/V族半导体材料中的n-型掺杂剂。然而，这些原子由于它们的两性本质，因此在以显著大于2×10¹⁸cm^-3的浓度引入时，可导致大程度的补偿(组合引入n-和p-型杂质)，经常导致基质半导体层的电性能和光学性能的显著劣化。 

Ermer等人的美国专利6,380,601B1(以下称为Ermer)教导在p-型Ge衬底上的n掺杂的中间层上沉积GaInP，并在所述GaInP层上后续沉积GaAs二元化合物。GaInP层的磷在Ge衬底中的扩散不趋于如GaAs层的砷一样深。因此，磷掺杂和GaInP层的后续沉积使得能够较好地控制Ge衬底的n-型层的掺杂分布，并因此导致较好地控制在Ge衬底中形成的p-n结的电特性。然而，在Ge衬底界面处具有GaInP界面层的问题是：在用于这些材料的典型外延工艺条件下制备的器件的形态不理想：经常存在很多缺陷。似乎需要GaInP界面层的极端成核条件(温度、沉积速率、第V族过压)以获得具有适当形态的器件。 

因此，需要提供在典型外延工艺条件下制造半导体器件的方法，所述半导体器件具有在第IV族衬底上外延沉积的第III/V族化合物，所述器件具有合适的形态，并且所述方法允许更好地控制光学和电学的界面特性以及在第IV族衬底中的扩散层。 

发明内容

本发明的一个目的是避免或减轻具有在第IV族衬底上的外延第III/V族层的上述器件的至少一个缺点。