[发明专利]用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备

说明书

在35 U.S.C.§119下主张优先权

本专利申请案主张2006年8月14日申请的题为“用以启用多层级存储器子系统中 的共享总线中断的合作信令的方法和设备(Method and Apparatus to Enable the  Cooperative Signaling of a Shared Bus Interrupt in a Multi-Rank Memory Subsystem)”的第 60/822,279号临时申请案的优先权，且所述临时申请案转让给本发明的受让人，并特此 以引用的方式明确地并入本文中。

技术领域

本发明大体上涉及存储器系统，且更具体来说，涉及存储器系统中的存储器控制器 与存储器之间的信令。

背景技术

存储器系统当今在处理系统中广泛用于存储各种处理实体所需的数据。存储器系统 通常包含管理对存储器的存取的存储器控制器。存储器通常以由存储器单元行和列形成 的矩阵结构配置，其中每一存储器单元能够存储一位数据。可由处理实体或其它来源通 过向存储器控制器提供适当的地址来存取存储器单元区块。来自处理实体的地址可经由 总线发送到存储器控制器，其中行地址占用较高阶的位，且开始列地址占用较低阶的位。 存储器控制器使用多路复用方案来向存储器发送行地址，接着发送开始列地址。

当处理实体需要存取存储器区块时，其向存储器控制器发送读取或写入命令。每一 读取和写入命令均包含一地址。存储器控制器执行每一命令的方式取决于处理实体是否 正试图存取存储器中的开放页。“页”通常与存储器行相关联，且“开放页”意味着存 储器正指向一存储器行，且仅需要开始列地址和列存取选通(column access strobe，CAS) 来存取存储器区块。为了存取存储器的未开放页，存储器控制器必须在向存储器呈递开 始列地址和CAS之前，向存储器呈递行地址和行存取选通(row access strobe，RAS) 以移动指针。

当今，存储器系统中使用各种存储器。同步动态随机存取存储器(Synchronous Dynamic Random Access Memory，SDRAM)就是一个实例。当处理实体正在对SDRAM 或其它存储器装置进行写入时，数据经由数据总线在存储器控制器与存储器之间传输。 存储器控制器可使用数据掩码来掩蔽数据总线上的数据。当数据掩码被解除断言时，数 据总线上的数据将被写入到存储器。当数据掩码被断言时，数据总线上的数据将被忽略， 且将不执行写入操作。

数据掩码仅在写入操作期间使用。当处理实体不在向SDRAM或其它存储器装置进 行写入时，存储器控制器使数据掩码处于三态。因此，存在当处理实体不在执行写入操 作时出于其它目的而使用数据掩码的机会。通过以此方式利用数据掩码，额外通信可能 在存储器控制器与存储器之间发生，而不增加存储器装置上引脚的数目。

发明内容

揭示存储器系统的一个方面。所述存储器系统包含：第一存储器装置；第二存储器 装置；以及存储器控制器，所述存储器控制器经配置以选择性地启用所述存储器装置中 的一者，所述存储器控制器具有耦合到所述第一存储器装置和所述第二存储器装置的第 一线路以及耦合到所述第一存储器装置和所述第二存储器装置的第二线路。所述存储器 控制器进一步经配置以在所述存储器控制器正在对经启用的存储器装置进行写入时在 所述第一线路和所述第二线路上提供数据掩码。所述第一存储器装置经配置以在所述存 储器控制器不在对所述第一存储器装置和所述第二存储器装置进行写入时，使用所述数 据掩码在所述第一线路上向所述存储器控制器提供通知，且所述第二存储器装置经配置 以在所述存储器控制器不在对所述第一存储器装置和所述第二存储器装置进行写入时， 使用所述数据掩码在所述第二线路上向所述存储器控制器提供通知。所述第一存储器装 置进一步经配置以在所述存储器控制器正在对所述经启用的存储器装置进行写入时不 加载所述第一线路，且所述第二存储器装置进一步经配置以在所述存储器控制器正在对 所述经启用的存储器装置进行写入时不加载所述第二线路。