[发明专利]单次可编程存储单元的新结构与制造方法

说明书

技术领域

本发明涉及一种可编程存储单元装置的电路结构与制造方法，更特别的是，本发明涉及一种单次可编程(OTP)存储单元的改进的电路结构与制造方法。 

背景技术

为了减小电源供应电压并获得较高的工作频率，精确的电源管理产品及电路的需求日益增加。在近代的电源电路中，能隙电路(band-gap circuits)、输出电压与频率都必须进行严密地控制。而在过去，通常是透过使用晶圆等级的切割(trimming)技术来获得严密控制，例如，使用齐纳二极管(Zenerdiode)的金属/多晶硅熔线(metal/poly fuses)与正向/反向(forward/reverse)切割。然而，因为在芯片封装之后，封装往往会导致额外的应力及电荷，使得晶圆的切割技术对于维持精密度的影响并不是很明显。由于上述理由，因此有需要使用单次可编程装置来进行后封装切割(post package trimming)。 

大部分先前技术的后封装切割技术是使用一种具有浮动栅极(floatinggate)的N型金属氧化物半导体场效应晶体管(NMOSFET)，其浮动栅极会透过耦合电容而耦合到控制栅极。请参阅图1A所示，其显示了一种双多晶硅堆栈式栅极(stacked gate)结构，其中浮动栅极与控制栅极的重叠部分会形成耦合电容。此结构的工作原理是将电子由浮动栅极所收集，使N型金属氧化物半导体场效应晶体管的临界电压产生偏移，而电子的收集可以使用各种不同的技术，例如有富尔诺罕穿隧效应(Fowler-Nordheim tunneling)以及热载子注入(hot carrier injection；HCI)。而且，为了改善穿隧效应与降低切割电压，往往会利用不同的技术来强化热载子注入区域的电场。请参阅图1B所示，其显示了另一种传统的堆栈式栅极结构；其中，将一部分的浮动栅极氧化物的厚度加以变薄以提升电子收集的能力。然而，将部分栅极氧化物移除需要进行蚀刻步骤，因而会增加额外的制造成本。 

另外，用于后封装切割的单次可编程器件通常会使用标准的互补式金属氧化物半导体(CMOS)技术以和功能性电路同时运作。在主流的次微米互补式金属氧化物半导体技术中，为了改善其热载子衰退效应(hot-carrierdegradation)，通常会使用具有植入轻微掺杂漏极(lightly doped drain；LDD)的侧壁间隔物(sidewall spacer)，用以缩减在通道中漏极末端处的漏极到衬底的电场。但是，若要提高N型金属氧化物半导体(N-MOS)中电子注入到浮动栅极的效能，则变得需要较高的漏极电场。请参阅图2A与图2B所示，其显示了由单一个多晶硅制程所形成的另一种传统的单次可编程存储单元结构的两个剖面示意图；其中，图2A为具有浮动栅极的N型金属氧化物半导体，而图2B为使用P型金属氧化物半导体(P-MOS)的耦合电容。如图2A所示，在漏极区域中是使用深的重掺杂N型区域，用来提高漏极区域的电场；由于此深的N型掺杂区域具有高掺杂浓度，而彻底防止了低浓度N型掺杂的轻微掺杂漏极的形成。另外，如图2B所示，其浮动栅极是透过P型金属氧化物半导体电容而耦合到控制栅极的。在N型金属氧化物半导体栅极电容与耦合电容之间的耦合率，则决定于当施加于控制栅极电压时，浮动栅极会对应表现出多少的电压。一般来说，耦合率大约为6至10左右，因此耦合电容比N型金属氧化物半导体栅极电容高了6至10倍。在施加到N型金属氧化物半导体的漏极电压的程序化过程期间，会将高的栅极电压施加到控制栅极，以收集N型金属氧化物半导体漏极区域的高电场区域的热电子或穿隧电子流。由于电子是由浮动栅极所收集的，而在N型金属氧化物半导体上将会具有高的临界电压。虽然使用深的N型掺杂区域防止了轻微掺杂漏极的形成，而提高漏极区域的电场，但是，用来程序化的控制栅极的施加电压，对于许多需要快速程序化的应用依然是不足够低的。 

因此，为了解决上述所讨论的难题，仍旧有必要提供一种崭新的以及改良的电路结构与制造方法。特别是，非常有必要提供可以克服轻微掺杂漏极所产生的困难的单次可编程的崭新且改良的制造程序与结构。而且，也需要提供可以减少制程复杂性的简单结构，并需要提供在具有改良的效能与可靠度的器件的同时，还能够达到降低产品成本以及提高产品的优良率的产品结构。 

发明内容