[发明专利]用于DAC输出级的归于保持的切换方案

权利要求书

1.一种用于消除具有多个电流单元的电流导引型DAC的I-V输出级的符号间干扰误差的方法，所述输出级至少包含具有求和节点SJP和SJN的I-V放大器、反馈电阻R1和R2，以及反馈电容器C1和C2，所述方法包含以下步骤：

在所述输出级中将所述反馈电阻R1和R2以及所述电流单元与所述放大器的所述求和节点SJP和SJN断开；

将所述反馈电阻R1和R2连接在一起以跨过所述输出级的输出端形成电阻串，并当所述I-V放大器与所述电流导引型DAC的所述电流单元不相连时，所述反馈电容器C1和C2产生保持周期以保持所述I-V放大器的输出电压；

通过将所述电流单元的输出端与所述电阻串的中点相连，使用I-V放大器作为缓冲器，以在所述保持周期期间在所述电流单元的漏极维持共模电平；并且在所述电流单元的输出处于所述保持模式时改变DAC码，以及

在DAC码被改变之后，将所述电流单元的输出端彼此断开，并将所述反馈电阻和所述电流单元的适当输出端重新连接回所述I-V转换器的求和节点。

2.如权利要求1所述的方法，其中将所述反馈电阻R1和R2以及所述电流单元与所述求和节点SJP和SJN断开的步骤经由第一和第二开关完成。

3.如权利要求2所述的方法，其中所述方法进一步包含第三开关在所述保持周期期间短路所述电流单元的输出端，所述第三开关将所述反馈电阻R1和R2的一端连接在一起，而所述电阻的另一端与所述I-V放大器的输出端相连。

4.如权利要求3所述的方法，其中所述第一和第二开关由第一保持信号驱动而所述第三开关由第二保持信号驱动，在驱动所述DAC的时钟的上升沿，所述第一保持信号变为低，以通过关断所述第一和第二开关而将所述反馈电阻R1和R2与I-V放大器的所述求和节点断开，并且同时所述第二保持信号变为高并经由所述第三开关将电阻R1和R2的左手侧相连。

5.如权利要求3所述的方法，其中逻辑门被设计成产生最佳交叉点，该交叉点对所述I-V放大器的所述求和节点产生最小扰动。

6.如权利要求3所述的方法，其中所述I-V放大器具有足够带宽，而对与所述第一保持信号有关的脉冲宽度中的变化不敏感。

7.一种用于消除具有多个电流单元的电流导引型DAC的I-V输出级的符号间干扰误差的设备，所述输出级至少包含具有求和节点SJP和SJN的I-V放大器、反馈电阻R1和R2，以及反馈电容器C1和C2，所述设备包含：

在所述输出级中用于将所述反馈电阻R1和R2以及所述电流单元与所述放大器的所述求和节点SJP和SJN断开的装置；

用于将所述反馈电阻R1和R2连接在一起以跨过所述输出级的输出端形成电阻串，并当所述I-V放大器与所述电流导引型DAC的所述电流单元不相连时，所述反馈电容器C1和C2产生保持周期以保持所述I-V放大器的输出电压的装置；

通过将所述电流单元的输出端与所述电阻串的中点相连，用于使用I-V放大器作为缓冲器，以在所述保持周期期间将所述电流单元的漏极维持共模电平；并且用于在所述电流单元的输出处于所述保持模式时改变DAC码的装置，以及

在DAC码被改变之后，用于将所述电流单元的输出端彼此断开，并用于将所述反馈电阻和所述电流单元的适当输出端重新连接回所述I-V转换器的求和节点的装置。

8.如权利要求7所述的设备，其中将所述反馈电阻R1和R2以及所述电流单元与所述求和节点SJP和SJN断开的所述装置经由第一和第二开关完成。

9.如权利要求8所述的设备，其中所述设备包含在所述保持周期期间用于短路所述电流单元的输出端的第三开关，所述第三开关将所述反馈电阻R1和R2的一端连接在一起，而所述电阻的另一端与所述I-V放大器的输出端相连。

10.如权利要求9所述的设备，其中所述第一和第二开关由第一保持信号驱动，而所述第三开关由第二保持信号驱动，在驱动所述DAC的时钟的上升沿，所述第一保持信号变为低，以通过关断所述第一和第二开关而将所述反馈电阻R1和R2与I-V放大器的所述求和节点断开，并且同时所述第二保持信号变为高并经由所述第三开关将电阻R1和R2的左手侧相连。

11.如权利要求9所述的设备，其中逻辑门被设计成产生最佳交叉点，该交叉点对所述I-V放大器的所述求和节点产生最小扰动。