[发明专利]相对地址产生

权利要求书

1.一种处理器，其包括：

地址产生器，其操作以接收包括基址和偏移的相对地址，获得所述基址的基值， 将所述基值与所述偏移求和，并提供对应于所述相对地址的绝对地址，所述地址产 生器包括经操作以将所述绝对地址或所述基址提供给存储单元的多路复用器；以及

所述存储单元，其经操作以接收所述绝对地址或者所述基址并响应于接收所述基 址而将所述基值提供到所述地址产生器。

2.根据权利要求1所述的处理器，其中所述地址产生器在存储器存取的第一时钟循环 中导出所述绝对地址，且其中在所述存储器存取的第二时钟循环中在所述绝对地址 处存取所述存储单元。

3.根据权利要求1所述的处理器，其中所述地址产生器包括加法器，所述加法器操作 以将所述基值与所述偏移求和。

4.根据权利要求3所述的处理器，其中所述地址产生器进一步包括

锁存器，其耦合到所述加法器且操作以存储所述加法器的输出并提供所述绝对地 址。

5.根据权利要求4所述的处理器，其中所述地址产生器进一步包括

多路复用器，其耦合到所述锁存器且操作以将来自所述锁存器的所述绝对地址或 所述基址提供到所述存储单元。

6.根据权利要求5所述的处理器，其中所述多路复用器操作以在存储器存取的第一时 钟循环中将所述基址提供到所述存储单元，并在所述存储器存取的第二时钟循环中 将所述绝对地址提供到所述存储单元。

7.根据权利要求4所述的处理器，其中所述地址产生器进一步包括

第一多路复用器，其操作以接收源地址信息和目的地地址信息并将所述偏移提供 到所述加法器；以及

第二多路复用器，其操作以接收所述源地址信息和所述锁存器的输出，在读取操 作的第一时钟循环中提供来自所述源地址信息的所述基址，并在所述读取操作的第 二时钟循环中提供所述锁存器的所述输出。

8.根据权利要求7所述的处理器，其中所述地址产生器进一步包括

第三多路复用器，其操作以接收所述目的地地址信息和所述锁存器的所述输出并 为写入操作提供所述绝对地址。

9.根据权利要求8所述的处理器，其中所述地址产生器进一步包括

延迟单元，其操作以接收所述第三多路复用器的输出并为所述写入操作提供写入 地址。

10.根据权利要求3所述的处理器，其中所述存储单元包括第一端口和第二端口，且其 中所述地址产生器操作以从所述第一端口或所述第二端口接收所述基值。

11.根据权利要求1所述的处理器，其中所述存储单元是寄存器库。

12.根据权利要求1所述的处理器，其中所述存储单元是随机存取存储器(RAM)、同 步RAM(SRAM)或同步动态RAM(SDRAM)。

13.一种集成电路，其包括：

地址产生器，其操作以接收包括基址和偏移的相对地址，获得所述基址的基值， 将所述基值与所述偏移求和，并提供对应于所述相对地址的绝对地址，所述地址产 生器包括经操作以将所述绝对地址或所述基址提供给存储单元的多路复用器；以及

所述存储单元，其经操作以接收所述绝对地址或者所述基址并响应于接收所述基 址而将所述基值提供到所述地址产生器。

14.根据权利要求13所述的集成电路，其中所述地址产生器在存储器存取的第一时钟 循环中导出所述绝对地址，且其中在所述存储器存取的第二时钟循环中在所述绝对 地址处存取所述存储单元。

15.根据权利要求13所述的集成电路，其中所述地址产生器包括

加法器，其操作以将所述基值与所述偏移求和，以及

锁存器，其耦合到所述加法器且操作以存储所述加法器的输出并提供所述绝对地 址。