[发明专利]具有SiGe/Si沟道结构的功率沟槽MOSFET

说明书

本申请是于2005年10月7日提交的美国专利申请第11/245995号的部分继续并且要求均于2004年10月7日提交的美国临时申请第60/617167号、第60/617464号、第60/617463号、以及第60/617168号的优先权，其全部内容结合于此作为参考。 

技术领域

本发明总体涉及功率晶体管，尤其涉及具有硅锗(SiGe)源极、阱、沟道、多晶硅锗栅极、或其结合的金属氧化物半导体栅(MOS栅)功率晶体管。 

背景技术

沟槽栅功率MOSFET装置是用于多种需求应用(诸如DC-DC转换器)的普遍选择。这些应用可以非常苛刻，给这些晶体管带来很大应变。例如，吸收和灌入大电流到电感负载可以导致在一个或多个装置的终端处的大电压瞬变。特别地，由沟道栅功率MOSFET可见的大电压偏移可以激活寄生npn晶体管，导致破坏性故障。较少灾难性的但是性能仍然降低的事件可以在大瞬变前向偏置装置的体二极管时发生，放缓了晶体管的反向恢复。 

这些感应效应可以限制DC-DC转换器的效率，从而浪费功率。对效率的其他限制包括沟槽栅功率MOSFET本身的物理限制。例如，寄生阻抗可以导致装置的功率消耗和加热。在这些当中，寄生阻抗是装置的栅极的串联电阻。在可以使用硅化物减低该串联电阻 时，由于这些晶体管的物理结构而限制了该过程的功效。沟道电阻、或Ron还限制了装置性能，从而限制了转换器的效率。更大的装置可以减小Ron，但是更大的装置更昂贵。 

从而，需要提供对大瞬变电压的效果具有改善的抗干扰性的晶体管并且通过减小寄生阻抗提供改善的性能的装置、方法和处理。 

发明内容

从而本发明的实施例提供了改善对瞬变电压的抗干扰性并且减小寄生阻抗的装置、方法和处理。 

本发明的实施例提供了对非钳制感应切换和其他瞬变电压事件具有改善的抗干扰性的晶体管。例如，本发明的典型实施例提供了一种具有SiGe源极的沟槽栅功率MOSFET装置。SiGe源极通过减小体或阱区中的空穴电流减小了寄生npn晶体管的增益，从而降低了随着非钳制感应切换事件产生的闭锁条件的可能性。还可以去除结合在该装置上的主体以减小晶体管单元尺寸。 

本发明的另一典型实施例提供了一种具有SiGe体或阱区的沟槽栅功率MOSFET装置。当体二极管开启时，SiGe体减小了空穴电流，从而在其反向恢复期间减小了功率损失。 

本发明的实施例还可以改善装置特性。例如，本发明的典型实施例通过结合多晶SiGe栅极减小了寄生栅极阻抗。 

本发明的另一典型实施例提供了一种通过在装置的栅极附近使用SiGe层减小沟道电阻的沟道。该层可以在漏极区之上，即，其可以在沟槽栅极区域之下延伸。但是，在栅极之下延伸SiGe层形成从沟槽栅极的底部到SiGe层的寄生电容。 

为了减小该电容，以及在装置操作期间得到的密勒电容，沟槽栅极之下的SiGe层可以被厚氧化物区替换。可以使用硅的局部氧化(LOCOS)或其他适当的技术形成该厚氧化物层。厚氧化物的使用和栅极之下的SiGe层的去除还可以减小漏极和栅极之间或漏极和源极之间的短流路(shorts)的出现。进一步地，具体实施例使用选择性外延生长在沟道中形成SiGe层，其可以减小Ge部分改变。 

对电压瞬变提高抗干扰性的改进和增强装置性能的改进不是唯一的。例如，SiGe体的使用减小了沟道阻抗，同时在体区域中的SiGe层改善了体二极管反向恢复。这些实施例可以被用于改进n沟道或p沟道装置。本发明的实施例可以结合在此描述的这些或其他特征中的一个或多个。 

附图说明

图1是通过结合本发明的实施例改进的n沟道沟槽栅功率MOSFET的截面图； 

图2示出根据本发明的实施例的具有SiGe源极的n沟道沟槽栅功率MOSFET的截面图； 

图3示出通过图2中所示的装置的源极至阱区的能带结构； 

图4是根据本发明的实施例的制造具有SiGe源极的沟槽栅功率MOSFET的方法的流程图； 

图5是通过结合本发明的实施例改进的n沟道沟槽栅功率MOSFET的截面图； 

图6是根据本发明的实施例的具有SiGe阱的n沟道沟槽栅功率MOSFET的截面图； 

图7示出图6中所示的MOSFET的净掺杂和锗摩尔分数； 

图8是根据本发明的实施例的制造具有SiGe阱区的沟槽栅功率MOSFET的方法的流程图；