[发明专利]A/D变换器

说明书

技术领域

本发明涉及A/D变换器，特别涉及具有并联型的结构的A/D变 换器。

背景技术

以下，对以往的并联型A/D变换器进行说明。

图7是示出以往的并联型A/D变换器(例如专利文献1的图1 所示)700的图，该A/D变换器700包括比较电路111、编码电路112、 以及时钟缓冲器122。

在上述专利文献1中的“实施方式1”中说明了上述以往的并联型 A/D变换器700的动作，其如下所述。

即，向上述时钟缓冲器122，输入外部输入时钟信号CKIN，该 时钟缓冲器122向上述比较电路111、以及上述编码电路112，供给 与上述外部输入时钟信号CKIN同步的内部时钟203。

图8示出接收到上述外部输入时钟信号CKIN而动作的上述比较 电路111、以及上述编码电路112的时序图。

在上述外部输入时钟信号CKIN的第一规定电平V1的第一期间 T1，上述比较电路111进行比较动作，上述编码电路112进行复位动 作，在上述外部输入时钟信号CKIN的第二规定电平V2的第二期间 T2，上述比较电路111进行复位动作，上述编码电路112进行编码动 作，这样，以往的A/D变换器700的动作依赖于上述外部输入时钟信 号CKIN的占空比。

专利文献1：日本特开2003-158456号公报

但是，伴随近年来的A/D变换器所要求的动作频率的高速化， 由于比较电路111、以及编码电路112的动作期间依赖于外部输入时 钟信号CKIN的占空比，所以有时无法取得充分的动作期间，因此， 难以维持变换精度。

发明内容

本发明是为了解决上述以往的课题而完成的，其目的在于提供一 种A/D变换器，不依赖于上述外部输入时钟的占空比的变动，而可以 确保上述比较电路以及上述编码电路中所需的动作期间，可以维持 A/D变换精度。

为了解决上述课题，本发明的第一方面提供一种A/D变换器， 其特征在于，具备：比较电路，在第一时钟的第一规定电平的期间， 对模拟输入信号进行比较，在上述第一时钟的第二规定电平的期间， 保持比较结果；编码电路，在上述第一时钟的第一规定电平的期间， 复位，在上述第一时钟的第二规定电平的期间，对上述比较结果进行 编码；动作期间检测电路，按照外部输入时钟动作，输出检测到该 A/D变换器的动作期间的动作期间检测信号；以及合成电路，将上述 外部输入时钟与作为上述动作期间检测电路的输出的上述动作期间 检测信号设为输入，生成上述第一时钟，上述第一时钟的第一规定电 平的期间是上述外部输入时钟的第一规定电平的期间以上的期间。

本发明的第二方面的A/D变换器在第一方面的A/D变换器中， 其特征在于，上述动作期间检测电路包括与构成该A/D变换器的任意 一个电路的结构相同的电路。

本发明的第三方面的A/D变换器在第二方面的A/D变换器中， 其特征在于，上述动作期间检测电路包括与构成该A/D变换器的比较 电路的结构相同的电路。

本发明的第四方面的A/D变换器在第二方面的A/D变换器中， 其特征在于，上述动作期间检测电路包括与构成该A/D变换器的编码 电路的结构相同的电路。

本发明的A/D变换器除了比较电路和编码电路以外，还设置： 动作期间检测电路，按照外部输入时钟动作，输出检测到该A/D变换 器的动作期间的动作期间检测信号；以及合成电路，将上述外部输入 时钟与作为上述动作期间检测电路的输出的上述动作期间检测信号 设为输入，生成上述第一时钟，从而不依赖于上述外部输入时钟的占 空比的变动，而可以生成并输出充分确保了上述比较电路和上述编码 电路的动作期间的上述第一时钟，可以维持A/D变换精度。

附图说明

图1是本发明的实施方式1的A/D变换器1000的结构图。

图2是示出上述实施方式1中的合成电路120的结构图。

图3是上述实施方式1的A/D变换器1000中的动作期间检测电 路121的结构图。

图4是上述实施方式1的A/D变换器1000的动作时序图。

图5(a)是本发明的实施方式2的A/D变换器2000的结构图。

图5(b)是实施方式2的A/D变换器2000中的动作期间检测电 路521的结构图。