[发明专利]铜互连阻挡界面制备的方法和装置

说明书

背景技术

集成电路采用导电互连将半导体基底上的单独装置互 连，或者与该集成电路外部形成通讯。用于通孔和沟槽的互连金属 化可包括铝合金和铜。由于装置的几何学持续减少至65nm节点技 术和亚65nm技术，对于具有高阶梯覆盖和高纵横比，从而可以提 供无空隙铜填充的连续阻挡/种子层的需求成为一种挑战。在65nm 节点或亚65nm技术中寻求超薄和保形阻挡层的目的在于减少该阻 挡层对通孔和线路电阻的影响。然而，铜与该阻挡层较差的粘着可 能引起处理或热应力过程中该阻挡层和该铜层的剥离，从而带来了 对电迁移和应力诱导的成孔的担心。

综上所述，对于能够在铜互连中淀积薄的保形阻挡层和 铜层，使之具有良好的电迁移性能和降低的应力诱导成孔风险的系 统和工艺存在着需求。

发明综述

广泛而言，本实施方式能够满足在铜互连中淀积薄的保 形阻挡层和铜层，使之具有良好的电迁移性能和降低的应力诱导成 孔风险的需求。电迁移和应力诱导成孔受到该阻挡层和该铜层之间 的粘着的影响，其可通过在铜淀积前使该阻挡层富金属以及通过在 铜淀积之前限制暴露于该阻挡层的氧的数量得到提高。替代性地， 可在该阻挡层上淀积功能化层，从而能在该铜互连中淀积该铜层。 该功能化层可与阻挡层和铜层形成强键，从而提高两个层之间的粘 着性能。该功能化层仅能支持在该阻挡层上淀积铜层，并被该铜层 取代。应当了解：本发明可以多种方式来施行，该方式包括作为溶 液、方法、工艺、装置或系统。以下将描述本发明的多个发明性实 施方式。

在一个实施方式中提供了一种准备基底的基底表面，在 铜互连的金属阻挡层上淀积功能化层，以帮助铜层淀积在集成系统 的铜互连中，从而提高该铜互连的电迁移性能的方法。该方法包括 淀积该金属阻挡层，以将该铜互连结构填在该集成系统中，其中在 淀积该金属阻挡层后，转移基底并在受控环境中进行处理，以防止 形成金属阻挡氧化物。该方法还包括将该功能化层淀积在集成系统 中的金属层上。该方法进一步包括在将该功能化层淀积在该金属阻 挡层上后，将该铜层淀积在集成系统中的铜互连结构中。

在另一实施方式中提供了用于在受控环境中处理基底， 以在铜互连的金属阻挡层上淀积功能化层，从而提高该铜互连的电 迁移性能的集成系统。该系统包括实验室环境传递室，其能够将基 底由连接至该实验室环境传递室的基底卡盒传递进入该集成系统。 该系统还包括真空传递室，其在压力小于1Torr的真空下操作。该 方法进一步包括真空处理模块，用于淀积该金属阻挡层，其中该用 于淀积该金属阻挡层的真空处理模块与该真空传递室连接，并在压 力小于1Torr的真空下操作。此外，该方法包括由选自一个惰性气 体组的惰性气体所填充受控环境传递室，用于淀积在该金属阻挡层 的表面上淀积该功能化层的淀积处理模块，其中用于淀积该功能化 层的该淀积处理模块与该受控环境传递室相连接。

本发明的其它方面和优点从以下的详细描述将显而易 见，请配合本发明范例的附图作为参考。

附图说明

通过以下结合了附图的详细说明，且相同的参考标号表 示相同的结构元件，本发明将更易理解。

图1A-1D显示了在互连处理不同阶段的双嵌入互连的横 截面。

图2A-2C显示了在互连处理不同阶段的金属线结构的横 截面。

图3A显示了互连处理的示范性工艺流程。

图3B显示了采用图3A的工艺流程处理基底的示范性集 成系统。

图4A-4D显示了在结合功能化层的互连处理不同阶段的 金属线结构的横截面。

图5A-5E显示了在结合功能化层的互连处理不同阶段的 互连结构的横截面。

图6A显示了结合功能化层的互连处理的示范性工艺流 程。

图6B显示了采用图6A的工艺流程处理基底的示范性集 成系统。 具体实施方式

提供了通过还原去除界面金属氧化物或添加粘着促进层 以提高界面粘着并降低金属互连的电阻率的改良的金属集成技术 的示范性实施方式。应当了解：本发明可以多种方式来施行，该方 式包括作为工艺、方法、装置或系统。以下将描述本发明的多个发 明性实施方式。本领域技术人员应当了解：无需部分或全部此处所 列举的特定细节仍可实施本发明。