[发明专利]无线下行链路接收机中码片速率处理和比特速率处理间的接口

说明书

技术领域

本发明涉及无线通信系统并且，具体而言，涉及在无线系统中使用 的下行链路接收机比特速率处理器。本发明在TDSCDMA无线系统中尤 其有用，但本发明不限于TDSCDMA系统。

背景技术

TDSCDMA（时分同步码分多址接入）是针对3G（第三代）空中接 口的物理层的无线无线电标准。与采用频分复用的WCDMA和 CDMA2000不同，TDSCDMA被设计用于具有同步CDMA技术的时分 复用/时分多址（TDD/TDMA）操作。

TDSCDMA利用时域复用并结合多址技术来支持对称和非对称业务 量两者。针对上行链路业务或下行链路业务的时隙的可变的分配使得 TDSCDMA能够满足非对称业务需求并支持多种用户。在TDSCDMA系 统中，多址接入技术采用唯一码（unique code）和时间签名（time signature） 两者来区分给定的小区中的用户。TDSCDMA标准定义了具有3层的帧 结构：无线电帧、子帧和时隙。无线电帧为10ms。子帧为5ms并且被划 分成7个时隙。时隙有4部分：训练序列（midamble）、位于训练序列各 侧的两个数据字段和保护周期。接收机利用训练序列执行信道估计。

在CDMA系统中，多个用户同时接入相同的信道。每个用户由被称 为扩频码的码彼此区分。但是，每个加入系统的新用户会与其他用户产 生干扰。在CDMA系统中，这种多址干扰（MAI）是系统容量的限制因 素。

多址干扰同等地影响CDMA系统中的所有用户。为了对付这种干扰， 其他的系统采用如耙式（RAKE）接收机的检测方案。但是，因为RAKE 接收机在检测处理中仅考虑用户的信号信息，而没有尝试辨别来自其他 用户的干扰，因此RAKE接收机是次优方案。与之相比，联合检测算法 并行地处理所有的用户，因而包括来自其他用户的干扰信息。联合检测 方案复杂且计算密集。复杂度随着码数量的增加呈指数增长。联合检测 很适合用于TDSCDMA系统，因为时隙中的用户数量被限制为16。其结 果是具有合理复杂度的联合检测器。

在传统的通信系统中，基带接收机包括两个主要部分：内部接收机 （也被称作均衡器或码片速率处理器，其减轻了多径和干扰的影响）和 外部接收机（外部接收机执行信道解码和其他的符号速率处理）。可以采 用不同的方法来实施TDSCDMA基带处理器的电路，基带处理器的电路 范围从可编程数字信号处理器到专用集成电路（ASIC）。可编程数字信号 处理器具有针对不同应用的灵活性的优点，但是可能没有足够的计算速 度来实时地处理TDSCDMA信号。ASCI可以具有更高的计算速度但是 针对不同的应用和不同的处理算法具有有限的灵活性。

因此，存在实现高计算速度、灵活性并且可编程性的TDSCDMA结 构和应用的需求。

发明内容

根据本发明的一个方面，提供了一种在无线系统中处理物理信道数 据的比特速率处理器。该比特速率处理器包括：前端处理器，用于处理 来自联合检测器的物理信道数据，所述前端处理器包含帧缓冲器，所述 帧缓冲器被配置成从所述联测检测器接收所述物理信道数据，以及保持 物理信道数据的帧，所述帧缓冲器具有第一部分和第二部分，其中每个 部分用于保持物理信道数据的子帧；传输信道缓冲器，用于从所述前端 处理器接收已编码传输信道数据；以及

后端处理器，所述后端处理器用于处理来自所述传输信道缓冲器的 所述已编码传输信道数据，以提供解码后的传输信道比特。

根据本发明的第二方面，提供了一种用于对无线系统中的物理信道 数据进行比特速率处理的方法。该方法包括如下步骤：提供一前端处理 器，用于处理来自一联合检测器的物理信道数据，所述前端处理器包含 帧缓冲器，所述帧缓冲器被配置为保持物理信道数据的帧，所述帧缓冲 器具有第一部分和第二部分，其中每个部分用来保持物理信道数据的子 帧；

将物理信道数据写入所述帧缓冲器；

接收对应于所述物理信道数据的控制参数；以及

根据所述控制参数处理来自所述帧缓冲器的所述被保存的物理信道 数据；

将所述已处理物理信道数据写入到传输信道缓冲器；以及

在后端处理器处理来自所述传输信道缓冲器的数据，以提供解码后 的传输信道比特。

附图说明

为了更好地理解本发明，对附图进行引用，附图通过引用合并于此， 并且在附图中：