[发明专利]镀敷构件及其制造方法

说明书

技术领域

本发明涉及镀敷构件及其制造方法，特别是涉及如在引线框上搭载了IC芯片的半导体器件之类的电子部件的外部端子那样，在表面具有镀敷层的镀敷构件及其制造方法。

背景技术

在半导体器件之类的电子部件中，在外部端子的基材使用铜、铜合金、42合金等，然而如果直接使用坯料，则有可能因端子表面氧化而引起由焊接不良等造成的导通不良。为此，通常来说，通过镀敷等在端子表面形成保护层(镀敷层)来防止氧化。

在作为镀敷层的材料使用锡合金或锌合金的情况下，以往一直使用含有铅的合金。近年来，基于减轻环境负担的观点，逐渐要求无铅化，在所述端子的镀敷层材料中，例如也逐渐使用如Sn、Sn-Cu、Sn-Bi、Sn-Ag合金之类不含有铅的材料。但是，如果用无铅的材料对电子部件的端子表面进行镀敷处理，则会从镀敷层中产生例如作为锡(Sn)的针状单晶的晶须。

近年来，例如如在引线框上搭载了IC芯片的半导体器件之类的电子部件被要求进一步的小型化，其结果是，其端子间的间隔变窄到数百μm左右。所述晶须有时会生长到数百μm的长度，因而在如前所述，端子间的间隔窄到数百μm左右的情况下，由于有可能因所产生的晶须而产生端子间短路，因此希望有用于抑制晶须的产生的对策。

作为用于该问题的对策，迄今为止已经提出过很多的方案，例如，在专利文献1中记载，在构成电子部件的外部端子的引线基材表面形成无铅的锡镀敷层之时，通过增大构成镀敷层的晶体粒径等来尽可能减小镀敷层的每单位体积中所含的晶体晶界的大小，就可以抑制镀敷层中的晶须的产生。

另外，在专利文献2中记载，在外部端子的表面形成以Sn作为主成分的镀敷层之时，通过将由Sn或Sn与其他的金属构成的低熔点合金层、由Sn以外的单一金属构成的应力缓解层交替地层叠至少3层以上，就可以抑制镀敷层中的晶须的产生。

专利文献1：日本特开2005-86158号公报

专利文献2：日本特开2004-128399号公报

但是，以往所提出的用于抑制晶须的机构或方法都很难说给出充分的效果。另外，得到所需的镀敷层为止的工艺过程也很复杂，或者虽然可以抑制晶须的产生，然而会有无法获得足够的焊锡浸润性的情况等，在应用于实际的部件时，还存在应当改善的方面。

发明内容

本发明是考虑到上述的情况而完成的，其目的在于，提供一种新型的镀敷构件及其制造方法，该镀敷构件可以在基材的表面上很容易地形成由无铅的材料构成的所需的镀敷层，并且所形成的镀敷层可以满足对晶须的抑制和良好的焊锡浸润性两方面。

为了解决上述的问题，本发明人等针对在由无铅材料构成的镀敷层上生成的晶须进行了很多的实验和研究，在其中发现，作为晶须的产生原因之一，有镀敷层的内部应力增加的因素，它是主要的原因。在内部应力增加的原因中，有材料要因和外在要因，作为材料要因，可以举出基材成分与镀敷成分的由材料扩散造成的化合物生成、镀敷表面的腐蚀层生成等，另外，在外在要因中，例如可以举出引线框加工时的积留应力、框与镀敷层的线膨胀系数差、使用环境的温度、湿度、振动等。

所以认为，通过在镀敷层中形成空隙或针孔，就可以缓解如上所述的内部应力增加，已经确认了，在基材的表面形成了此种镀敷层后，即使是由无铅材料构成的镀敷层，也可以抑制晶须的产生。另外还确认了，通过恰当地控制存在于镀敷层中的空隙或针孔的量，就可以同时满足对晶须的抑制和良好的焊锡浸润性两方面。

本发明是根据本发明人等所得的上述的新的见解和来自实验的确认事项而完成的，本发明的镀敷构件是在基材的表面具有由无铅的材料构成的镀敷层的镀敷构件，其特征在于，所述镀敷层被设为2层以上的层结构，形成各层的镀敷粒子的平均粒径按在各层各不相同，并且在假定将以最大平均粒径的镀敷粒子进行填充时的镀敷粒子在单位体积中所占的比率定义为100％的粒子体积率时，将所述镀敷层的镀敷粒子体积率设为小于100％。

上述构成的镀敷构件中，镀敷层的所述镀敷粒子体积率设为小于100％，在镀敷层内部存在与镀敷粒子体积率100％的差量相对应的空隙或针孔。由此，在产生了成为内部应力增加的原因的任何的要因时，内部应力的增加部分就会被所形成的空隙或针孔吸收，实质上不产生成为晶须产生的原因这样大的内部应力增加。这样就可以抑制晶须的产生。