[发明专利]用于存储器阵列的动态字线驱动器和解码器

权利要求书

1.一种电路装置，其包含：

第一电路，其用以接收时钟信号和存储器阵列的存储器地址的第一部分，所述第 一电路用以解码所述存储器地址的所述第一部分且将所述时钟信号应用于多个时 钟输出中的与多个字线驱动器的选定群组相关联的选定时钟输出，所述多个字线驱 动器与所述存储器阵列相关联；和

第二电路，其用以解码所述存储器地址的第二部分，所述第二电路用以根据所述 存储器地址的所述第二部分而选择性地激活所述选定字线驱动器群组中的特定字 线驱动器。

2.根据权利要求1所述的电路装置，其中所述第一电路包含条件时钟产生器以接收所 述时钟信号且选择性地将所述时钟信号应用于所述选定时钟输出。

3.根据权利要求2所述的电路装置，其中所述条件时钟产生器根据所述存储器地址的 所述第一部分而选择性地将所述时钟信号应用于所述选定时钟输出。

4.根据权利要求1所述的电路装置，其中所述第一电路包含解码器以解码至少两个地 址位以便确定所述存储器地址的所述第一部分。

5.根据权利要求1所述的电路装置，其中所述第一电路产生四个条件时钟输出，其中 每次所述四个条件时钟输出中的一者为有效的，所述第一电路用以将所述四个条件 时钟输出中的所述一者应用为所述选定时钟输出。

6.根据权利要求1所述的电路装置，其中所述选定字线驱动器群组包含四个字线驱动 器，所述四个字线驱动器中的每一者均与所述存储器阵列的相应字线相关联，其中 所述四个字线驱动器共享共用地址输入。

7.一种选择存储器阵列的特定字线的方法，所述方法包含：

解码存储器阵列的存储器地址的第一部分；

基于所述存储器地址的所述第一部分而选择性地向多个字线驱动器的选定群组 提供时钟信号，其中所述多个字线驱动器中的每一者均与所述存储器阵列的字线相 关联；

解码所述存储器地址的第二部分；和

根据所述存储器地址的所述第二部分而激活所述选定字线驱动器群组中的特定 字线驱动器。

8.根据权利要求7所述的方法，其进一步包含：

接收时钟信号；

根据所述存储器地址的所述第一部分而选择性地将所述时钟信号应用于多个时 钟输出中的一者。

9.根据权利要求7所述的方法，其进一步包含：

使用条件时钟产生器来根据所述存储器地址的所述第一部分而确定时钟输出。

10.根据权利要求7所述的方法，其中所述选定字线驱动器群组中的每一字线驱动器具 有共享的地址输入以接收所述存储器地址的所述第二部分。

11.一种电路装置，其包含：

用以解码存储器阵列的存储器地址的第一部分的装置；

用于基于所述存储器地址的所述第一部分而选择性地向选定字线驱动器群组提 供时钟信号的装置；

用于解码所述存储器地址的第二部分的装置；和

用于根据所述存储器地址的所述第二部分而激活所述选定字线驱动器群组中的 特定字线驱动器的装置。

12.根据权利要求11所述的电路装置，其中所述字线驱动器中的每一者均与所述存储 器阵列的字线相关联。

13.根据权利要求12所述的电路装置，其进一步包含：

条件时钟产生器，其包括用以接收所述存储器地址的所述第一部分的地址输入和 用以接收时钟信号的时钟输入，所述条件时钟产生器用以根据所述存储器地址的所 述第一部分而选择性地将所述时钟信号应用于多个时钟输出中的一者。

14.根据权利要求12所述的电路装置，其中，所述用于解码所述存储器地址的第二部 分的装置进一步包含用于将所述存储器地址的所述第二部分应用于共享地址线的 装置。

15.根据权利要求12所述的电路装置，其中所述电路装置包含集成电路。