[发明专利]非易失性存储元件阵列及其制造方法

说明书

技术领域

本发明涉及适于微细化和高速化的非易失性存储元件阵列及其制造方法。

背景技术

近年来，随着数字技术的发展，便携式信息设备、信息家电等电子设备进一步高功能化。随着这些电子设备的高功能化，使用的半导体元件的微细化和高速化也迅速发展。其中，使用能够以低电力消耗进行高速读写的强电介质膜等作为存储部的材料的非易失性存储元件的用途迅速扩大。

进一步，使用可变电阻膜作为存储部的材料的非易失性存储元件仅以可变电阻元件构成存储元件，因此，能够期待进一步的微细化、高速化和低电力消耗。

但是，在使用可变电阻膜作为存储部的材料的情况下，例如，通过电脉冲的输入等，电阻值从高电阻向低电阻变化或从低电阻向高电阻变化，需要明确地对二值之间进行区别，并且稳定地进行变化。为了这种保持特性的稳定并以存储元件的微细化为目的，公开有可变电阻膜的结构。

在图21中，作为现有的存储元件的例子，表示利用以2个电极夹着2个记录层、记录层的电阻值能够可逆地变化的电阻变化元件构成存储器单元的例子(例如，参照专利文献1)。

如图21所示，该存储元件构成为，构成存储器单元的多个电阻变化元件10以阵列状配置。此外，电阻变化元件10，在下部电极1与上部电极4之间夹着高电阻膜2和电阻比它低的离子源层3。通过这些高电阻膜2和离子源层3构成存储层，能够在各存储器单元的电阻变化元件10中记录信息。

另外，各个电阻变化元件10形成于在半导体基板11上形成的MOS晶体管18的上方。该MOS晶体管18由源极/漏极区域13和栅极电极14构成，其中，源极/漏极区域13形成在半导体基板11内的被元件分离层12分离开的区域。此外，栅极电极14兼作为存储元件的一个地址配线，即字线。

而且，MOS晶体管18的源极/漏极区域13的一方与电阻变化元件10的下部电极1通过插塞(plug)层15、金属配线层16和插塞层17电连接。

MOS晶体管18的源极/漏极区域13的另一方通过插塞层15与金属配线层16连接。该金属配线层16与作为存储元件的另一个地址配线的位线连接。

通过在这样构成的电阻变化元件10的下部电极1与上部电极4之间施加极性不同的电位，使构成存储层的离子源层3的离子源向高电阻层2移动，或者使其从高电阻层2向上部电极4移动。这样，电阻变化元件10的电阻值从高电阻状态向低电阻状态转移，或从低电阻状态向高电阻状态转移，能够记录信息。

此外，还公开有被上部电极和下部电极夹着的可变电阻膜材料由具有多结晶构造的第一电脉冲变化电阻层和具有纳米结晶或非晶构造的任一种的第二电脉冲变化电阻层构成的存储元件。构成该存储器电阻材料的电阻层，其电阻值与施加的电脉冲的电压、脉冲宽度相对应地变化从而被调整，之后作为电阻变化元件进行动作(例如，参照专利文献2)。

专利文献1：日本特开2006-40946号公报

专利文献2：日本特开2004-349689号公报

发明内容

但是，在上述现有的结构中，存在难以进行元件的微细化，并不充分适于量产的问题。此外，要求进一步提高元件的保持特性。

本发明提出了一种能够解决上述已说明的问题，能够实现进一步的微细化的元件构造，其目的在于提供一种非易失性存储元件及其制造方法，该非易失性存储元件与今后被进一步微细化的半导体工艺的亲和性(相适性)优异，并且能够提高作为存储部的保持特性，能够稳定地进行量产。

本发明者们为了达到上述目的，进行了锐意研究。结果，获得了以下的发现。

存在与构成上述专利文献所示的低电阻层的材料不同、且能够构成电阻变化特性优异的低电阻层的材料，例如由铁的氧化物等构成的材料。如果仅以这种电阻变化特性优异的低电阻层构成可变电阻膜，则在向可变电阻膜施加电压的情况下，因为可变电阻膜是低电阻，所以流过大的驱动电流，存在对可变电阻膜、与夹着可变电阻膜的电极的接触、以及配线等造成损伤的问题。此外，如果在向可变电阻膜施加成形(forming)电压时可变电阻膜的电阻值较低，则由于与寄生配线电阻的电阻大小的关系，存在不能够向可变电阻膜施加足够成形的电压的问题。这些问题对于确保可变电阻膜的可靠性是很重要的。